低功耗CMOS差分环形压控振荡器设计

提出了一个基于0.18μm标准CMOS工艺实现的四级差分环形压控振荡器.全差分环形压控振荡器采用带对称负载的差分延时单元.仿真结果表明,压控振荡器的频率范围在最坏情况为0.21～1.18GHz;偏离中心频率10MHz情况下,压控振荡器的相位噪声为-118.13dBc/Hz; 1.8V电源电压下,中心频率为600MHz时,压控振荡器的功耗仅有4.16mW;版图面积约为0.006mm2.可应用于锁相环和频率综合器设计中.     

一种带有升压电路的0.5V 3GHz低功耗LC VCO设计

采用标准的0.13μm CMOS工艺实现了0.5V电源电压,3GHz LC压控振荡器。为了适应低电压工作,并实现低相位噪声,该压控振荡器采用了NMOS差分对的电压偏置振荡器结构,去除尾电流,以尾电感代替,采用感性压控端,增加升压电路结构使变容管的一端升压,这样控制电压变化范围得到扩展。测试结果显示,当电源电压为0.5V,振荡频率为3.126GHz时,在相位噪声为-113.83dBc/Hz@1MHz,调谐范围为12%,核心电路功耗仅1.765mW,该振荡器的归一化品质因数可达-186.2dB,芯片面积为0.96mm×0.9mm。     

IOGHz 0.25μm CMOS LC压控振荡器

采用标准0.25μm CMOS工艺实现了10GHz LC压控振荡器.为了适应高频工作,并实现低相位噪声,该压控振荡器采用了手动优化的带中心抽头的对称电感,将A-MOS变容二极管与无源金属-绝缘层-金属电容串联,并采用了带LC滤波器的尾电流源.测试结果显示,当振荡频率为10.2GHz时,在1MHz频偏处相位噪声为-103.2dBc/Hz,调谐范围为11.5%.供电电压为3.3V时,核心电路功耗为9.0mW.芯片面积为0.67mm×0.58mm.     

IOGHz 0.25μm CMOS LC压控振荡器

采用标准0.25μm CMOS工艺实现了10GHz LC压控振荡器.为了适应高频工作,并实现低相位噪声,该压控振荡器采用了手动优化的带中心抽头的对称电感,将A-MOS变容二极管与无源金属-绝缘层-金属电容串联,并采用了带LC滤波器的尾电流源.测试结果显示,当振荡频率为10.2GHz时,在1MHz频偏处相位噪声为-103.2dBc/Hz,调谐范围为11.5%.供电电压为3.3V时,核心电路功耗为9.0mW.芯片面积为0.67mm×0.58mm.     

一种1GHz多频带压控振荡器的设计

基于3.3V 0.35μm TSMC 2P4M CMOS体硅工艺,设计了一款1GHz多频带数模混合压控振荡器.采用环形振荡器加上数模转换器结构,控制流入压控振荡器的电流来调节压控振荡器的频率而实现频带切换.仿真结果表明,在1V～2V的电压调节范围内,压控振荡器输出频率范围为823.3MHz～1.061GHz,且压控振荡器的增益仅有36.6MHz/V,振荡频率为1.0612GHz时,频率偏差1MHz处的相位噪声为-96.35dBc/Hz,在获得较大频率调节范围的同时也能保持很低的增益,从而提高了压控振荡器的噪声性能.     

带温度补偿的低功耗CMOS环形压控振荡器设计

基于UMC 65 nm CMOS工艺,设计了一款应用于锁相环频率综合器中的带温度补偿的低功耗CMOS环形压控振荡器。环形压控振荡器采用3级交叉耦合延时单元构成。仿真结果表明,压控振荡器输出频率范围为735~845 MHz;在温度补偿下,温度变化从-60~100oC时,振荡器输出频率漂移中心频率790 MHz±10 MHz;当振荡频率为790 MHz时,在偏离其中心频率1 MHz处,压控振荡器的相位噪声为-99 d Bc/Hz;1.2 V电源供电情况下,压控振荡器的功耗为0.96 m W;版图面积约为0.005 mm2。     

集成低功耗CMOS压控振荡器及其二分频器

实现了应用于无线局域网收发机的集成低功耗CMOS压控振荡器及其二分频器.压控振荡器是由在片对称螺旋型电感和差分容抗管组成的LC负阻型振荡器,而二分频器采用了ILFD结构.由于采用了差分LC元件和ILFD技术,整个电路的功耗很低.该电路已经用0.18μm CMOS工艺实现.测试结果表明该电路能产生低相位噪声的3.6/1.8GHz双带本振信号,并具有很宽的可控频率范围.当电源电压为1.5V时,该电路消耗了5mA的电流.芯片面积为1.0mm×1.0mm.     

集成低功耗CMOS压控振荡器及其二分频器

实现了应用于无线局域网收发机的集成低功耗CMOS压控振荡器及其二分频器.压控振荡器是由在片对称螺旋型电感和差分容抗管组成的LC负阻型振荡器,而二分频器采用了ILFD结构.由于采用了差分LC元件和ILFD技术,整个电路的功耗很低.该电路已经用0.18μm CMOS工艺实现.测试结果表明该电路能产生低相位噪声的3.6/1.8GHz双带本振信号,并具有很宽的可控频率范围.当电源电压为1.5V时,该电路消耗了5mA的电流.芯片面积为1.0mm×1.0mm.     

一种低抖动、宽调节范围的带宽自适应CMOS锁相环

提出了一种低抖动、宽调节范围的带宽自适应CMOS锁相环.由于环路带宽可根据输入频率进行自动调节,电路性能可在整个工作频率范围内得到优化.为了进一步提高电路的抖动特性,在电荷泵电路中采用匹配技术,并在压控振荡器中应用电压-电压转换电路以减小压控振荡器的增益.芯片采用SMIC 0.35μm CMOS工艺加工.测试结果表明该锁相环电路可在200MHz～1.1GHz的输出频率范围内保持良好的抖动性能.     

一种低抖动、宽调节范围的带宽自适应CMOS锁相环

提出了一种低抖动、宽调节范围的带宽自适应CMOS锁相环.由于环路带宽可根据输入频率进行自动调节,电路性能可在整个工作频率范围内得到优化.为了进一步提高电路的抖动特性,在电荷泵电路中采用匹配技术,并在压控振荡器中应用电压-电压转换电路以减小压控振荡器的增益.芯片采用SMIC 0.35μm CMOS工艺加工.测试结果表明该锁相环电路可在200MHz～1.1GHz的输出频率范围内保持良好的抖动性能.     

CMOS-based active RC sinusoidal oscillator with four-phase quadrature outputs and single-resistance-controlled (SRC) tuning laws

This paper proposes a very compact CMOS realization of active RC sinusoidal oscillator capable of generating four quadrature voltage outputs. The oscillator is based on the cascade of lossless and lossy integrators in loop. The governing laws for the condition of oscillation (CO) and the frequency of oscillation (FO) are single-resistance-controlled (SRC) and which allow independent FO tuning. Unlike previously reported SRC-based sinusoidal oscillators based on the active building block (ABB) based approach and which aim at reducing the number of employed ABBs, this direct CMOS realization provides a much reduced transistor count circuit and consequently offers a low power solution. A comparison with previously reported SRC oscillators in terms of number of transistors and current consumption has been provided. As a design example, a 160.2 kHz oscillator (typical process, T = 27 °C) with 82 μW power consumption is designed in 65 nm CMOS technology with supply voltage of ±0.5 V.     

Minimizing Phase Noise Variation in CMOS Ring Oscillators

The variation of phase noise across the frequency of operation of a CMOS ring oscillator is described analytically. The delay element of the ring oscillator considered comprises of a source-coupled differential pair with an active load element. In this circuit topology where the frequency of oscillation is varied by changing the resistance of the load, theory derived in this work predicts that phase noise will remain constant if constant output swing is maintained. Such an oscillator is designed in a 0.5 m CMOS process and the simulation results verify the theoretical analysis. Consequently, an oscillator design methodology is provided that dramatically reduces the phase noise optimization problem to just one frequency within the oscillator's output frequency range.     

一种CMOS矩形波振荡器设计

振荡器是数字集成电路中常用的单元电路之一,为兼顾振荡频率和CMOS工艺集成,文中从电路结构着手,设计了一种CMOS矩形波振荡器。该振荡器采用标准CMOS电路,能够提供稳定的矩形波信号,信号输出频率和脉宽均可调节。     

GPS射频接收芯片中低功耗压控振荡器的设计

设计了一种应用于GPS射频接收芯片的低功耗环形压控振荡器.环路由5级差分结构的放大器构成.芯片采用TSMC 0.18 μm CMOS工艺,核心电路面积0.25 mm×0.05 mm.测试结果表明,采用1.75 V电源电压供电时,电路的功耗约为9.2 mW,振荡器中心工作频率为62 MHz,相位噪声为-89.39 dBc/Hz @ 1 MHz,该VCO可应用于锁相环和频率合成器中.     

一种频率稳定的改进型CMOS环形振荡器

在传统的环形振荡器基础上,提出了一种改进的ＣＭＯＳ环形振荡器。它克服了传统ＣＭＯＳ环形振荡器振荡频率随电源电压变化而严重不稳的缺点。通过仿真得到了电源电压与振荡频率的对应关系,取得了满意的结果。     

电感电容压控振荡器调谐曲线的时域分析

本文提出了一种基于周期计算技术的压控振荡器频率-电压调谐曲线的分析方法.在传统的谐波平衡近似方法中,通过大信号非线性分析方法可以计算出一个周期内可变电容的有效电容值.然而通过有效电容推导的调谐曲线并不准确,况且如果高阶谐波分量不可以忽略的话,谐波平衡近似分析方法将会变得很复杂.本文提出的周期计算方法所得到的振荡调谐曲线比传统谐波平衡近似分析方法更加精确.在0.35μm 2P4M CMOS工艺上实现的电感电容压控振荡器的实验测试证明了该理论分析的正确性.     

45ps的超高速全耗尽CMOS/SOI环振

亚微米全耗尽 SOI( FDSOI) CMOS器件和电路经过工艺投片 ,取得良好的结果 ,其中工作电压为 5V时 ,0 .8μm全耗尽 CMOS/ SOI1 0 1级环振的单级延迟仅为 45ps;随着硅层厚度的减薄和沟道长度的缩小 ,电路速度得以提高 ,0 .8μm全耗尽 CMOS/ SOI环振比 0 .8μm部分耗尽 CMOS/ SOI环振快 30 % ,比 1 μm全耗尽 CMOS/ SOI环振速度提高 1 5% .     

基于802．11a标准的5GHz振荡器设计

介绍了一种全集成的LC压控振荡器（VCO）的设计。该振荡器的中心频率为5．25GHz,电源电压为1．8V,工作在802．11a标准下,采用0．18μmCMOS工艺实现。仿真结果表明。VCO的相位噪声在偏离中心频率1MHz时达到-121dBc／Hz,调谐范围达到31％,输出电压峰峰值为830mV,有良好的线性纯度。     

A wide-locking range 6-phase divide-by-3 injection-locked frequency divider

A 6-phase divide-by-3 CMOS injection locked frequency dividers (ILFDs) have been proposed and implemented in a 0.35 μm CMOS process. The ILFD circuits are realised with a 3-stage double cross-coupled CMOS ring oscillator. The self-oscillating voltage controlled oscillator (VCO) is injection-locked by 3th-harmonic input to obtain the division factor of 3. Measurement results show that as the supply voltage varies from 1.2 to 3.5 V, the free-running frequency is from 0.136 to 0.7 GHz. At the incident power of ?5 dBm, the locking range in the divide-by-3 mode is from the incident frequency 0.38–2.31 GHz.