考虑缺陷形状分布的IC成品率模型

实现了基于圆缺陷模型的蒙特卡洛关键面积及成品率估计,模拟了圆缺陷模型估计的成品率误差与缺陷的矩形度之间的关系,提出了更具有一般性的两种集成电路成品率模型,它们分别对应于矩形度相同和不同的缺陷．仿真结果表明该模型为成品率的精确表征提供了新途径．     

矩形缺陷轮廓的成品率模型

现有成品率及关键面积估计模型中,假定缺陷轮廓为圆,而实际缺陷轮廓为非规则形状.本文提出了矩形缺陷轮廓的成品率模型,该模型与圆模型相比,考虑了缺陷的二维分布特性,接近真实缺陷形状及IC版图布线和成品率估计的特点.比较了新模型与真实缺陷及其圆模型引起的成品率损失,表明新模型在成品率估计方面更加精确,这对成品率精确估计与提高有重要意义.     

基于离散模型的IC可靠性与成品率关系

集成电路的可靠性和成品率是制约半导体制造发展的两个主要因素.如何表征可靠性和成品率之间的关系是一个非常重要的问题.本文利用一种离散的成品率模型导出了二者的关系式,该关系式不仅考虑了线宽、线间距等版图的几何信息同时还考虑了与工艺有关的缺陷粒径分布等参数.通过模拟实验给出了该模型的有效性验证.     

集成电路局部缺陷模型及其相关的功能成品率分析

大规模集成电路（VLSI）使亚微米特征尺寸的大面积集成电路制造以及集成数百万个器件在一芯片上成为可能。然而,缺陷的存在致使电路版图的拓扑结构发生变化,产生IC电路连接错误,导致电路丧失功能,从而影响IC的成品率,特别是功能成品率。文章主要对缺陷的轮廓模型、空间分布模型和粒径分布模型作了介绍;对集成电路成品率的损失机理作了详细论述。最后,详细介绍了功能成品率的分析模型。     

一种有效的IC成品率估算模型

从缺陷造成电路故障的机理出发,给出了芯片故障概率和成品率的计算新模型.利用IC功能成品率仿真系统XD-YES对实际电路XT-1成品率参数的提取,同时利用新模型进行计算,其结果与实际结果符合很好.     

一种有效的IC成品率估算模型

从缺陷造成电路故障的机理出发,给出了芯片故障概率和成品率的计算新模型.利用IC功能成品率仿真系统XD-YES对实际电路XT-1成品率参数的提取,同时利用新模型进行计算,其结果与实际结果符合很好.     

基于缺陷均匀分布的集成电路制造成品率与可靠性之间的关系模型

在集成电路可制造性设计研究中,成品率与可靠性之间的关系模型备受人们关注.缺陷对成品率和可靠性的影响不仅与出现在芯片上的缺陷粒径大小有关而且与缺陷出现在芯片上的位置有关.本文主要考虑了出现在互连线上的金属丢失物缺陷对互连线的影响,分析了同一粒径的缺陷出现在互连线不同位置对互连线有效宽度的影响,给出了基于缺陷均匀分布的互连线平均有效宽度,结合已有成品率和可靠性估计模型,提出了基于缺陷位置信息的集成电路制造成品率与可靠性之间的关系模型.在工艺线稳定的情况下,利用该工艺线的制造成品率可以通过该关系式有效地估计出产品的可靠性,从而有效地缩短新产品的研发周期.     

XD－YES：IC功能成品率模拟器的实现

首先建立缺陷空间分布和粒径分布的模型，并讨论了缺陷通过版图产生电路错误的过程，给出了ＩＣ功能成品率模拟器ＸＤ－ＹＥＳ的实现。用ＸＤ－ＹＥＳ对微电子测试图和实际ＩＣ的功能成品率模拟和分析表明，其结果与实际符合很好，从而表明ＸＤ－ＹＥＳ的可行性和实用性。     

XD－YES：IC功能成品率模拟器的实现

首先建立缺陷空间分布和粒径分布的模型，并讨论了缺陷通过版图产生电路错误的过程，给出了ＩＣ功能成品率模拟器ＸＤ－ＹＥＳ的实现。用ＸＤ－ＹＥＳ对微电子测试图和实际ＩＣ的功能成品率模拟和分析表明，其结果与实际符合很好，从而表明ＸＤ－ＹＥＳ的可行性和实用性。     

基于缺陷统计分布的IC互连线可靠性模型

讨论了电路在直流和脉冲直流工作情况下互连线的寿命,并重点考虑了工艺缺陷软故障的影响,提出了新的互连线寿命估计模型.利用该模型可以估算出在考虑缺陷的影响时互连线的寿命变化情况,这对IC电路设计有一定的指导作用.模拟实验证明了该模型的有效性.     

基于缺陷统计分布的IC互连线可靠性模型

讨论了电路在直流和脉冲直流工作情况下互连线的寿命 ,并重点考虑了工艺缺陷软故障的影响 ,提出了新的互连线寿命估计模型 .利用该模型可以估算出在考虑缺陷的影响时互连线的寿命变化情况 ,这对 IC电路设计有一定的指导作用 .模拟实验证明了该模型的有效性     

Yield Modeling of Rectangular Defect Outline

In integrated circuits,the defects associated with photolithography are assumed to be in the shape of circular discs in order to perform the estimation of yield and fault analysis.However,real defects exhibit a great variety of shapes.In this paper,a novel yield model is presented and the critical area model of short circuit is correspondingly provided.In comparison with the circular model corrently available,the new model takes the similarity shape to an original defect,the two-dimensional distributional characteristic of defects,the feature of a layout routing and the character of yield estimation into account.As for the aspect of prediction of yield,the experimental results show that the new model may predict the yield caused by real defects more accurately than the circular model does.It is significant that the yield is accurately estimated and improved using the proposed model.     

三维集成电路中硅通孔缺陷建模及自测试/修复方法研究

硅通孔(Through Silicon Via, TSV)是3维集成电路(3D IC)进行垂直互连的关键技术,而绝缘层短路缺陷和凸点开路缺陷是TSV两种常见的失效形式。该文针对以上两种典型缺陷建立了TSV缺陷模型,研究了侧壁电阻及凸点电阻与TSV尺寸之间的关系,并提出了一种基于TSV缺陷电阻端电压的检测方法。同时,设计了一种可同时检测以上两种缺陷的自测试电路验证所提方法,该自测试电路还可以级联起来完成片内修复功能。通过分析面积开销可得,自测试/修复电路在3D IC中所占比例随CMOS/TSV工艺尺寸减小而减小,随TSV阵列规模增大而减小。     

基于SIFT技术的集成电路失效缺陷分析

激励源诱导故障测试(SIFT)是一种新型的失效定位技术,可用于集成电路和分立器件中漏电、击穿、短路等失效点的定位及失效机理的分析。在介绍SIFT技术工作原理的基础上,利用该技术进行了六反相器电路的深埋层缺陷、收发器电路中电源与地之间漏电流失效和串行输出模数转换电路MOS器件欧姆短路的定位,并结合微结构观测分析了失效原因。研究结果表明,SIFT技术能有效分析光发射显微镜(EMMI)和激光光束诱导阻抗变化测试(OBIRCH)技术较难定位的缺陷,弥补了这些常规失效分析技术的不足。     

Defect Detection of IC Wafer Based on Spectral Subtraction

In this paper, spectral subtraction is successfully applied to image processing and to detect defects in the integrated circuit (IC) image. By utilizing the characteristics of many of the same chips in a wafer, three images with defects located in the same position and different chips are obtained. The defect images contain the spectrum of standard image without any defects. Spectral subtraction presented in the paper can extract the standard image from the three defect images. The algorithm complexity of spectral subtraction detecting defects is close to that of Fourier transform. After obtaining the standard image, the speed and accuracy of defects detection can be greatly enhanced using the detection method presented in the paper. Using the image gray-scale matching technology, impact of illumination on IC defect detection is solved. Experiments demonstrate that spectral subtraction is fast and accurate to defect detection in an IC image, and the method has high robustness for illumination.      

功能成品率估算的缺陷特征参数提取方法

基于微电子测试双桥结构,本文给出了缺陷特征参数提取方法.这些特征参数包含了缺陷在硅片上的空间分布和粒径(直径)分布,它们对集成电路功能成品率仿真是重要的.     

Statistical Yield Modeling for IC Manufacture: Hierarchical Fault Distributions

A hierarchical approach to the construction of compound distributions for process-induced faults in IC manufacture is proposed. Within this framework, the negative binomial distribution and the compound binomial distribution are treated as level-1 models. The hierarchical approach to fault distribution offers an integrated picture of how fault density varies from region to region within a wafer, from wafer to wafer within a batch, and so on. A theory of compound-distribution hierarchies is developed by means of generating functions. With respect to applications, hierarchies of yield means and yield probability-density functions are considered and an in-process measure of yield loss is introduced. It is shown that the hierarchical approach naturally embraces the Bayesian approach.