基于Zynq的图像角点及边缘检测系统的设计与实现

以Zynq芯片为基础,采用软硬件协同设计的方法设计并实现整个系统。Zynq芯片内部采用ARM+FPGA的异构架构,既具备ARM处理器的灵活性,又拥有FPGA并行处理的能力。本系统的设计充分发挥了Zynq芯片的优势,在软硬件划分上, 通过ARM处理器来实现图像的采集;图像角点及边缘检测用FPGA来完成,即通过硬件加速提升系统的整体性能。ARM处理器与FPGA通过AXI4总线进行数据交互,在Zynq上实现集图像采集、图像特征提取、图像显示为一体的片上系统。最终系统测试结果表明,采用硬件加速实现图像特征提取的相关算法比在ARM处理器软件上实现的算法的速度提高了6～8倍。     

基于ZYNQ的高清图像显示及检测系统设计

针对当前基于ARM和DSP的嵌入式图像处理系统前端采集速度慢和图像处理算法不易加速的缺点,设计了一种基于HDMI接口的全高清(分辨率1920×1080)实时视频采集与图像处理系统;采用500万像素级别CMOS摄像头作为前端数据源,主芯片内部采用ARM+FPGA的异构架构,兼备FPGA的并行处理能力与ARM处理器任务调度功能;基于AXI协议设计了自定义数据存储传输的IP核,实现了处理速度与带宽最大化;利用HLS工具将图像预处理算法快速打包生成IP核,在FPGA中实现图像算法的硬件加速,完成图像处理系统平台原型机的设计;与传统的PC机和相机的机器视觉平台相比,该系统运行平均耗时在10 ms以内,实时检测效果令人满意,有效解决了低功耗与高数据带宽和处理速度之间的矛盾,为后端结果分析和边缘加速提供了良好支持。     

基于ARM与FPGA图像采集存储系统设计

设计实现了一种基于ARM与FPGA高速图像采集存储系统.该系统采用视频编码芯片SAA7113和FPGA实现高速视频采集,采集数据经由ARM处理器读取并存储到大容量硬盘存储器,为数字图像的后续处理提供了可能.     

基于FPGA和ARM的视频采集处理系统

设计了一种可进行实时视频采集、压缩和传输的视频采集处理系统。该系统充分结合FPGA和ARM的硬件优势,实现了设备接口和视频信号处理的全数字化,易与信号处理新技术相结合,系统结构紧凑,体积小巧、响应快速;基于FPGA的前端处理更增加了图像处理算法升级的灵活性,适用于工业远程监控等多种场合。     

FPGA与ARM的GPMC总线通信接口设计

为满足数据快速、稳定的传输,同时简化硬件设计,增强设计的灵活性,本文提出了一种利用A RM自身带有的GPMC总线作为ARM与FPGA数据传输的接口方案,并详细介绍了GPMC接口原理及FPGA内部GPMC接口时序的实现.首先,FPGA内部要实现ARM处理器的GPMC接口的读写时序,从而完成ARM与FPGA的通信.其次,FPGA完成对高速信号的采集以及存储,当存储到一定量时,FPGA中断ARM处理器进行数据的读取.仿真结果表明,与以往接口相比,该接口能完成高速信号的稳定传输.     

基于Linux的嵌入式网络摄像机设计

本嵌入式网络摄像机采用高性能ARM9芯片微处理器,内置嵌入式Web服务器。通过嵌入式多任务操作系统采集摄像机视频数据;采集的视频信号数字化后经MJPEG算法压缩,再通过内部总线送到内置的Web服务器;使用者可以直接用浏览器观看Web服务器上的摄像机图像;通过通用网关接口CGI,授权用户还可以控制摄像机、云台和镜头的动作或直接通过Web页面对系统进行配置。     

基于FPGA的实时图像采集系统

针对实时图像采集系统数据量大,实时性强的特点,提出了一种基于FPGA的解决方案;在单片FPGA芯片上完成整个系统的软硬件设计,集成度高,可靠性强;图像的采集、存储及显示都采用硬件逻辑实现,此外,用逻辑实现处理算法,经几个时钟周期的延时就完成了图像处理,充分体现了FPGA并行处理的优势;实验表明,该系统较好地满足了系统的实时处理要求。     

基于FPGA的视频信号发生卡的设计与实现

详细介绍了一种基于FPGA的视频信号发生卡的设计方案与实现,为了对待测设备中的视频通道切换开关进行检测,首先在个人计算机上将BMP格式的图像转换成YUV格式数据,然后在FPGA芯片的控制下将数据通过USB接口传送到视频信号发生卡的存储器中;FPGA芯片通过I2C总线对数字视频编码芯片SAA7121H进行初始化,并根据不同的通道选择命令将存储器中不同图像的数据送到视频编码苾片进行转换,然后在指定的视频通道输出,这样,视频开关选择不同的通道时就能看到不同的图像;采用该方案后,根据不同的通道选择指令,在被测试设备上看到了不同的视频图像,很好地完成了设计任务.     

基于GPRS的无线传感器网络数据中转器的设计

介绍了数据中转器的必要性和GPRS网络的特点和连接方法,提出了一种嵌入式数据采集无线传输的方法。采集数据通过ZigBee网络传至汇聚节点再传到数据中转器ARM芯片,ARM芯片完成采集数据存储和无线数据传送的功能。采集数据存储在铁电存储器中;无线数据传送部分采用SIM300C模块,通过GPRS网络将采集的数据传送到远程服务器上。该软件设计方案不仅满足系统实时性要求,而且具有数据传输稳定、可靠等优点。     

ARM与神经网络处理器的通信方案设计

基于ARM芯片和FPGA的特点,设计了一种ARM与FPGA人工神经网络处理器之间的通信方案。该方案采用ARM的ZDMA控制器对数据传输进行控制,完成ARM与神经网络处理器的控制寄存器组、分布式存储器、样本存储器等存储体的数据交换。     

基于FPGA与ARM的多路时序控制系统设计与实现

介绍了基于FPGA与ARM7的多通道、多时间范围的同步时序控制系统,采用FPGA实现20路高精度的信号延时输出控制,通过ARM7的数据总线接口实现了ARM与FPGA的数据交互;重点介绍了系统的硬件电路设计、ARM与FPGA总线的设计和FPGA内部程序模块的设计;各通道的输出信号类型与延时时间等参数均可以通过人机接口现场配置,也可以通过上位机软件来配置;该设计可以保证各通道信号通过外触发信号为基准来进行延时输出,系统的延时时间精度小于2μs;ARM7处理器芯片采用PHILIPS公司的LPC2214,FPGA采用Altera公司Cyclone系列的EP1C12Q240;采用硬件描述语言Verilog HDL来设计延时模块,延时精度达到1μs;该系统在靶场测试中验证了其正确性和有效性。     

基于NiosⅡ的视频采集与DVI成像研究及实现

采用FPGA作为视频采集控制和图像处理芯片,配置NiosⅡ软核,在FPGA片内完成图像处理和图像显示控制,简化了硬件电路和软件程序的设计。在FPGA片内编写视频采集时序,并配置NiosⅡ控制软核,模拟视频数据经视频解码芯片输出ITU-RBT.656格式数据送入FPGA,通过时序控制和NiosⅡ软核把视频解码数据依序存储在SSRAM中,并进行裁剪、交织、颜色处理。     

基于FPGA的运动目标检测系统

视频图像处理要求高速运算能力,在处理技术不断提高和算法复杂度不断提升的情况下,并行处理的可编程逻辑器件的高速运算能力和可重复执行多任务的特性在视频图像处理领域得到了极大的发挥。与传统的串行处理DSP芯片为核心器件的视频图像处理方案相比,单片FPGA芯片和嵌入其内部酌NiosII软核处理器不仅能够达到运算速度的要求,而且成本更低、设计更简单。系统由I2C模块、视频译码模块、存储模块和检测模块组成,模块之间由Avalon总线链接。系统基于QuartusⅡ、MATLAB和ModelSim软件工具设计与仿真．实验结果表明能够达到预期的要求。     

基于DSP的图像采集及处理系统的设计与实现

介绍了一种利用CCD摄像头、SAA7111视频解码芯片、高速可读写存储器SRAM,基于DSP与CPLD的图像采集与处理系统。系统完成了图像的快速采集、存储及数据处理。文章详细论述了系统的总体结构、部分硬件设计,简要叙述了相应图像算法的实现方法。给出了系统实例和实验结果。     

基于FPGA的高清视频采集与显示系统设计

介绍了一种基于FPGA的视频采集与显示系统的设计.系统以FPGA为核心,配合高分辨率CCD图像传感器、ADC模数转换、视频编码器等,实现了高清视频实时采集与显示.详细阐述了色彩插值与色彩空间转换算法和BURST传输的FPGA硬件实现.测试表明,该系统运行良好,能够满足高清视频实时监控要求.     

基于DSP的视频图像采集处理系统的设计

设计了基于目前高性能数字信号处理器TMS320C6416为核心,结合现场可编程门阵列FPGA对采集的视频数字图像做预处理和传输以及视频显示的逻辑控制单元的实时视频处理平台.详细地讨论了视频数据采集部分的结构和FPGA的控制逻辑,以及DSP相应中断后数据的转移和处理.实验表明,此系统实时性和稳定性均达到了设计要求,具有很大实用价值.     

基于FPGA和多DSP的多总线并行处理器设计

设计了一种用于目标识别与定位的基于FPGA和多DSP的多总线并行处理器,其特征在于将FPGA作为系统数据缓存、通信与控制中枢,以此为核心,通过数据与控制总线联接端口控制CPLD芯片,通过EMIF总线分别联接DSP(A)、DSP(B)和DSP(C)处理芯片;端口控制CPLD芯片的输入端联接多路并行ADC模数转换芯片,输出端口联接LCD输出显示模块;有源晶体振荡器与FP-GA芯片联接,FPGA芯片将有源晶体振荡器分为4路时钟信号输出,分别输出到CPLD和3片DSP芯片;设计改进了传统采用单DSP搭建信号处理器模式,实际测试的系统内部数据传输速度达到100M,系统最大处理能力可以达到7200MIPS,具有功能强、性能指标高、结构紧凑的优点。     

基于DSP+FPGA的实时信号采集系统设计与实现

为了提高对实时信号采集的准确性和无偏性,提出一种基于DSP+FPGA的实时信号采集系统设计方案。系统采用4个换能器基阵并联组成信号采集阵列单元,对采集的原始信号通过模拟信号预处理机进行放大滤波处理,采用TMS32010DSP芯片作为信号处理器核心芯片实现实时信号采集和处理,包括信号频谱分析和目标信息模拟,由DSP控制D/A转换器进行数/模转换,通过FPGA实现数据存储,在PC机上实时显示采样数据和DSP处理结果;通过仿真实验进行性能测试,结果表明,该信号采集系统能有效实现实时信号采集和处理,抗干扰能力较强。