基于VHDL实现8086 IP核的设计

本文介绍了8086的内部结构和工作原理,其中包括执行单元、总线接口单元、算术逻辑单元、寄存器组和地址加法器。使用VHDL实现了IP核的设计,并使用Modelsim进行了仿真,仿真结果表明IP核可以正常工作。     

基于VHDL的UART IP核设计

IP核技术是SOC设计的一个主要部分,如何进行IP模块设计是目前和未来微电子设计的主要方向,这可使我们利用现成的IP模块快速完成自己的设计。通过利用VHDL设计UART的IP核说明了IP核或者大型设计的流程以及IP核设计在以后的集成电路设计中的重要性。     

一种基于CPLD的DMA控制器IP核设计

介绍了一种基于CPLD实现的CPU停机方式DMA读传送的方法，并给出了相应的原理图及核心部件的VHDL程序。采用此方案可以显著提高单片机的数据传输速度。     

一种用VHDL设计实现的专用数据通讯方案

采用Lattice公司的在系统可编程器件ispLSll032，设计一种计算机EISA总线输出数据的格式转换和专用数据通讯方案。经试验和现场调试，完全达到设计要求和实际需求.     

基于Petri网的并行控制器的VHDL实现

Petri网是离散事件系统建模的重要工具,本文使用硬件描述语言VHDL实现了基于Petri网的并行控制器。文中通过一个液位控制系统实例具体介绍了这一方法,并通过仿真波形证明了该方法的正确性。这对于离散事件系统并行控制器的设计具有十分重要的意义。     

VHDL语言设计可综合的微处理器内核

详细介绍了用VHDL语言设计可逻辑综合的教学实验用CPU的过程。CPU指令系统构架采用RISC结构,设计上使用结构化编程方法,将CPU内核按照功能划分为不同的模块,采用VHDL语言设计每一个模块的内部功能和外围接口。所有的功能模块组合起来后,通过EDA工具进行CPU内核的逻辑综合和功能仿真,最后在可编程逻辑器件上实现这个完整的CPU内核。     

基于AMBA总线UART IP核的设计与实现

在兼容于SPARC-V8体系结构的LS-FT32系统中,采用AMBA总线作为片上系统总线.为了与外部设备进行串行通讯,必须设计与AMBA总线接口的UART控制器.文中主要介绍了如何用硬件描述语言(VHDL)来设计实现挂接在AMBA APB总线上的UART,以及如何通过可编程逻辑器件(FPGA)完成对设计的验证,最终形成可重复应用的IP软核.     

基于VHDL的交通信号灯设计与实现

EDA技术综合了现代电子技术和计算机技术的最新研究成果,其设计采用自顶向下的设计方法,通常采用硬件描述语言进行电子电路设计;VHDL语言以其强大的建模和逻辑综合功能成为EDA技术中应用最广泛的硬件描述语言之一。基于VHDL设计了交通信号灯。     

基于VHDL的LCD控制器的设计与实现

文章介绍了基于VHDL语言状态机的LCD控制器的设计方法,说明了字符型液晶显示器显示的基本原理,给出了显示字符的方法及实现LCD控制器的部分VHDL语言程序。基于VHDL设计的LCD控制器具有很好的移植性,稍加改动就可以应用到不同场合。     

基于VHDL的base64编码设计与实现

Base64编码是一种常用的传输8Bit字节代码的编码,早期主要用于电子邮件的传输加密,其优点是占用空间较小。Base64编码现已广泛应用网络数据传输。VHDL是一种硬件描述语言,广泛应用嵌入式系统、单片机等领域。该文先介绍Base64编码原理和方法,然后用VHDL实现Base64的编码。其最终成果可应用于物联网设备终端等方面。     

基于VHDL语言的IP核验证

探讨了IP核的验证与测试的方法及其和VHDL语言在IC设计中的应用,并给出了其在RISC8框架CPU核中的下载实例。     

基于VHDL语言的IP核验证

探讨了IP核的验证与测试的方法及其和VHDL语言在IC设计中的应用,并给出了其在RISC8框架CPU核中的下载实例.     

基于VHDL的数字频率计设计

利用可编程逻辑器件(CPLD),以EDA工具为开发平台,运用VHDL语言,设计一个10K～9.9MHz的数字频率计.     

总线控制逻辑的VHDL设计仿真与测试

本文采用基于VHDL语言的有限状态机对计算机总线,包括同步总线控制器和异步总线控制器进行了描述,给出状态转移图,用MAX PLUSII软件进行仿真,并进行硬件下载测试,从结果可以清楚地看到这两种通信方式的特点及设计的正确性。     

基于VHDL的多功能数字钟的设计

介绍了利用VHDL硬件描述语言设计的多功能数字钟的思路和技巧。在MAX+PLUSII开发环境中编译和仿真了所设计的程序,并在可编程逻辑器件上下载验证。仿真和验证结果表明,该设计方法切实可行,具有一定的借鉴性。     

基于VHDL的4ASK的设计与实现

采用层次化和模块化的设计方法,给出了基于VHDL的4ASK调制和解调系统中载波信号产生、振幅调制、振幅判别等功能的实现方案。最后给出了在MAX+PUSSⅡ软件平台上仿真结果和在EPF10K10LC84硬件平台上的测试结果。结果表明所设计的系统是稳定和可靠的。