共查询到18条相似文献,搜索用时 391 毫秒
1.
2.
《现代电子技术》2017,(16):148-150
为了解决以往设计的CIC抽取滤波器存在的数据速率高以及功耗高的问题,研究了改进型CIC抽取滤波器的FPGA实现过程,优化CIC抽取滤波器硬件实现结构,采用FPGA实现抽取滤波器的设计。分析CIC抽取滤波器的硬件实现结构和位宽,通过Hogenauer抽取滤波器结构,得到6级16抽取的CIC硬件实现结构,将该结构变换成4个CIC抽取滤波器的级联式FPGA实现,逐级降低数据速率,提升数据位宽。以FPGA实现CIC抽取滤波器过程中,分析了其运算时寄存器所需的最高位宽,避免产生数据溢出问题。实验结果表明,所设计的改进型CIC抽取滤波器是有效的,可降低数据速率和系统功耗。 相似文献
3.
4.
为了解决高速抽取滤波器系统中传统CIC滤波器旁瓣抑制不够的问题,通过对级联COSINE抽取滤波器和传统CIC抽取滤波器的原理推导进行对比,分析出级联COSINE滤波器在幅频特性上同CIC滤波器具有很大相似之处,且在满足高速抽取滤波器的情况下,同时具备很好的低通特性和硬件实现性。通过MATLAB仿真实验得到,级联COSINE滤波器在进行32倍整数抽取时,第一旁瓣衰减约是传统CIC滤波器的2倍,进而说明相对于传统CIC滤波器,级联COSINE滤波器具有更好的旁瓣抑制性能。 相似文献
5.
针对采样率变换系统中CIC抽取滤波器存在通带失真较大和阻带衰减较小的问题,提出一种高性能CIC抽取滤波器的设计方法,该方法采用补偿滤波器技术和非递归并行结构.仿真结果表明,通带失真与阻带衰减特性明显优于传统的CIC,CIC-Cosine,ISOP-CIC等滤波器.因此,适用于对幅频特性要求较高的采样率变换系统. 相似文献
6.
CIC滤波器是常用于多速率采样抽取或内插过程中的高效滤波器,具有结构简单,易于工程实现的特点。以提高采样速率为例,首先介绍了内插理论和CIC滤波器原理,重点给出了CIC滤波器设计方法,并分析了CIC滤波器级联级数和滤波器阶数的选取对通带衰减和旁瓣抑制的影响,仿真结果验证了设计方法的有效性和可行性。 相似文献
7.
8.
9.
10.
11.
一种基于CIC滤波器的有效锐化方法研究 总被引:2,自引:0,他引:2
介绍了对积分梳状滤波器(CIC滤波器)的有效锐化。所提出的锐化滤波器的结构由两个主要部分组成:一个梳状滤波器的级联部分和一个锐化滤波器部分。所提出的方案使得滤波器中锐化部分的工作速率比输入速率大为降低,其频谱响应特性比传统的也有所改进。通过MATLAB仿真,可看出改进锐化后的滤波器性能更优。 相似文献
12.
13.
14.
本文介绍了在数字下变频(DDC)中的抽取滤波器系统设计方法和具体实现方案。采用CIC滤波器、HB滤波器、FIR滤波器三级级联的方式来降低采样率。通过实际验证,证明了设计的可行性。 相似文献
15.
在中频数字化信号处理中,FPGA应用越来越广泛,DDC的FPGA模块化非常必要,CIC滤波器由于其结构只用到加法器和延迟器,很适合用FPGA来实现,通常工作在DDC系统中运算量大的第一级。本文分析了CIC滤波器的抽取原理、性能、影响参数及增益产生原因,针对实际应用中5级CIC滤波器在不同抽取率下对信号进行抽取时,所产生的增益问题,给出了校正方法,并在Modelsim仿真中得到了验证。 相似文献
16.
17.