基于无线SOC的RFID信息采集系统的设计

近年来,射频识别RFID技术快速发展,应用日益广泛.本文提出了一种基于TRF7960与片上系统CC1110的信息采集系统的设计方案.该系统具有多协议、防碰撞、多标签识别、数据无线收发功能,具备图形化人机界面及低成本和低功耗特点.本文详细描述了该系统的设计,包括读写器模块、无线传输模块与接口等硬件;软件则介绍了兼容多协议的读写器控制程序、防碰撞算法流程与无线传输功能的实现.实验表明,该系统功能齐全,操作简便,运行稳定.     

低功耗射频IC卡读写器设计

本文介绍一款便携式巡更机（射频读写器）的设计。该读写器主要由MCU、射频IC卡读写模块、天线及USB通信接口等部分组成。为了方便对巡更情况的实时记录,系统采用了具有时间基准功能的时钟芯片。随着近年来智能小区、智能大厦的迅猛发展,巡更系统将有着广泛的应用前景。手持式读写器的主要开发指标包括微型化、低功耗、便携式及方便的数据传输接口。     

基于RFID的学生考勤系统设计

提出了一种无线射频非接触式RFID学生考勤系统的设计方法.采用以射频卡U2270B器件为核心完成支撑电路设计,包括电源模块、频率模块、天线模块和数据输入;以及软件模块设计,主要模块有初始化、开启、停止和解码.目的是实现利用无线射频识别技术对学生进行考勤记录管理,从面达到考勤工作方便、快捷、省时.主要技术涵盖了射频卡读写器,和其关键器件射频卡基站器件.结果表明,该系统能快速实现各种考勤记录,提高了学校的教学管理效率.     

符合ISO/IEC 18000-6C标准的UHF RFID读写器设计

在超高频段,ISO/IEC 18000-6标准中6B多用于交通领域,而6C主要用于物流、生产管理和供应链管理领域.分析了ISO/IEC 18000-6 C标准,基于此标准设计了一种超高频射频识别读写器.详细阐述了读写器的软硬件设计,其中硬件设计主要包括射频发送电路、射频接收电路和数字基带处理电路.读写器软件设计中叙述了整体设计结构、基于概率、槽计数器的防冲突算法、发送接收链路的数据编解码设计、16 bit CRC校验以及读写器对标签操作命令流程.     

分立元件搭建一种低成本、无盲点UHF读写器

使用分立元件搭建的新型超高频读写器方案设计灵活,相比于一些读写器使用集成芯片,这种方法可以大大缩减设计成本,且其性能毫不逊色于市面上大多数读写器。读写器系统包括了软件和硬件两部分,在这里重点讲述其硬件电路的设计并同时介绍软件系统的实现。系统的硬件主要包含了基带信号的处理部分和射频前端,在处理器上配套运行的软件系统主要包括了协议处理、编解码、硬件系统的控制以及与上位机的通信。     

UHF RFID读写器射频前端电路设计

RFID近年来发展迅速,广泛应用在物流、交通、军事等领域.在研究RFID读写器设计的基础上,提出了符合EPC Class-1,Generation-2标准的UHF RFID读写器射频前端的电路设计方案,着重设计了射频前端中频滤波模块和低噪声放大模块的电路.电路设计基于0.18 μmCMOS工艺标准的单元库,采用EDA工具对电路进行了性能分析.仿真结果表明中频滤波模块和低噪声放大模块性能良好,符合EPC Class-1,Generation-2标准.     

手持式RFID读写器研究与设计

本文设计了基于ARM技术,具有无线接入网络功能的手持式射频识别读写器.从读写器基本原理开始,设计了整个硬件架构,在S3C2410上扩展了MF RC500射频模块和54M USB无线网卡模块,并且编写了Linux操作系统下的底层驱动程序.样机通过测试并表现良好.     

UHF RFID读写器控制模块的SOPC设计

为简化UHF RFID读写器系统设计,提高读写器控制模块控制协调能力、抗干扰强度、降低功耗,提出了一种基于NiosⅡ处理器的UHF RFID读写器控制模块的SOPC设计方案。采用SOPC设计理念,在一个可配置的FPGA芯片上嵌入NiosⅡ处理器,搭载操作系统,实现收发信号的数字处理控制及与上位机系统的通信控制。根据设计需要充分配置了处理器性能,给出了模块硬件结构,模块与上位机、数字基带处理模块间的通信接口及模块软件设计流程图。仿真结果表明,该控制模块能实现所需控制信号的产生和传输,完成协议解析、时序控制、状态转换及防碰撞等功能。与传统嵌入式控制模块相比,该控制模块实时控制能力强、稳定性高,功耗更低,外围电路更简单,系统更小型化。     

基于R2000的UHF RFID读写器部分电路设计

基于Impinj Indy R2000芯片设计了一款新型超高频射频识别(UHF RFID)读写器,并采用AT91SAM7S256微控制器芯片为数字处理模块,系统工作频率为860~960 MHz,扩展的外部功率放大模块使射频输出功率达30dBm。提出了一种功分隔离电路,其结构简单,所用元器件少,集成方便,实现收发信号的隔离,达到了较高的隔离度。说明了读写器主要硬件模块设计,给出了主要性能指标测试,最后验证了系统设计的可行性。     

基于DSP的SAW温度检测系统的设计

介绍了基于谐振器型声表面波(SAW)传感器的温度检测系统的工作原理及组成结构,详细说明了系统中读写器设计过程中的关键技术,重点说明了读写器中射频前端电路的设计,包括锁相环(PLL)频率合成器模块、发射电路和接收电路的硬件设计,同时给出了数字信号处理(DSP)基带主控模块的设计框图和工作流程。对传感器在0~100℃的环境下测试数据进行了详细分析,测量温度的精度可达±1℃,在良好电磁环境下,最大测温距离可达5m。     

FPGA的UHF RFID只读读写器设计

本设计是基于EPCC1G2协议的UHF RFID读写器的FPGA(Field-Programmable Gate Array)实现。在射频发射模块采用OOK(On-OffKeying)调制;高频载波使用跳频设计;功放的工作状态可控,降低了功耗。射频接收模块采用微带线移相网络四路混频;解调信号由低噪放放大;利用比较器实现模数转换及"盲点"的判断。使用定向耦合器实现收发隔离。数字基带部分由FPGA实现,提高了读写器的速度,并完成了读写器防碰撞算法及其与计算机交互的PS/2接口。     

基于R2000的UHF RFID读写器部分电路设计

基于Impinj Indy R2000芯片设计了一款新型超高频射频识别(UHF RFID)读写器,并采用AT91SAM7S256微控制器芯片为数字处理模块,系统工作频率为860～960 MHz,扩展的外部功率放大模块使射频输出功率达30 dBm。提出了一种功分隔离电路,其结构简单,所用元器件少,集成方便,实现收发信号的隔离,达到了较高的隔离度。说明了读写器主要硬件模块设计,给出了主要性能指标测试,最后验证了系统设计的可行性。     

UHF RFID系统读写器控制处理模块硬件设计综述

控制处理模块是UHF RFID读写器电路的一个重要组成部分,该模块电路的设计及实现是当前UHF RFID系统一个研究的热点。基于此,对UHF RFID系统读写器的控制处理模块电路的组成结构、实现方式,特别是微处理器的选用进行了比较分析和综述,指出了基于SOPC设计理念、NiosⅡ嵌入式软核处理器的控制处理模块设计符合电子系统设计的发展潮流和趋势,具有市面上其它设计方案不可比拟的优势。     

一款基于0.18um CMOS工艺用于手持式应用的全集成超高频射频识别读写器芯片

本文介绍了一款基于0.18um CMOS工艺用于短距离手持式应用的超高频射频识别读写器芯片,该芯片集成了包括射频收发机,频率综合器,数字基带处理和微处理器在内的所有模块。芯片内实现了高线性度的接收通路用于处理大的载波泄露信号,片内还集成了一个具有较高效率的E类功率放大器用于实现完整的读写器功能。测试表明,该读写器芯片的最大发射功率为21.48dBm,灵敏度为-60dBm。在10MHz的工作时钟下,数字处理单元和微处理器消耗的功耗为3.91mW,模拟部分包括功率放大器的功耗为368.4mW。包含PAD的芯片面积为5.1mm*3.8mm。     

一种小型化多协议超高频RFID读写器模块

设计了一种兼容国际标准ISO/IEC 18000-6C 和中国标准GB/T 29768-2013 的超高频射频识别读写器模块。基于定向耦合器的双调谐射频收发电路以紧凑的结构实现了较高的隔离度,降低了对接收前端电路的线性度要求。利用定向耦合器的耦合信号作为解调本振,以提高其与射频自干扰的相关性,降低下变频后的基带残留相位噪声。设计的读写器模块工作在920~925 MHz 频段,饱和输出功率为29.6 dBm,对6C和国标标签的盘存距离均超过15 m。读写器模块的小型化通过采用小尺寸的收发隔离电路和电路板的三维堆叠封装得以实现,其体积仅为70 mm*60 mm*15 mm。     

虽有家财万贯 不如金卡傍身(九)——非接触式IC卡读写设备

<正> 上期提到,13.56MHz短波段以Mifarel为代表的读写器采用的是飞利浦公司的MFCM200、MFCM500专用读写模块或者使用RC500、RC530、RC531等读写器专用基站芯片,从而保证了Mifare读写器的稳定性和可靠性。 飞利浦公司主要的MCM200、MCM500型产品均被用于读写Mifarel非接触式IC智能射频卡的读写器中,负责读写器中对非接触式IC智能射频卡片的读写等功能。一般在读写器中还必须有MCU来对读写模块进行控制,以及对读写器的其它方面进行控制,例如对键盘、显示、通信等部分的控制等等,示意图如图1所示。     

UHF RFID无线通信编码模块的设计与实现

射频识别(RFID)技术是一门新兴的自动识别技术,其主要核心部件是读写器和电子标签[1].RFID通信的实现主要是依靠读写器中的无线收发模块来完成,所以读写器中无线收发模块的基带数据的接收和发送是当前研究UHF频段RFID系统的热点之一,这又涉及到了基带数据的编码解码的实现.本文根据IS018000-6C[2]提出的新的RFID空中接口通信的协议标准,提出了一种通用基带数据编码方法,并实现了UHF频段RFID系统通信时基带数据的编码方式,然后通过FPGA进行仿真验证.     

超高频RFID读写器部分电路设计

本文以设计一种超高频射频读写器为目的,设计和实现了基于射频芯片Intel R1000和微控制器AT91SAM9263的读写器系统,增加了外部PA设计,从而大大提高了读写器的读写距离。     

超高频RFID读写器基带处理器的设计

为实现单芯片的超高频读写器,提出了一种读写器基带处理器的设计方案.设计采用了微处理器IP核在AFS600上搭建一个读写器数字基带,在原本不支持调试模式的微处理器上扩展了片上调试功能,为集成开发环境Keil开发出动态链接库实现了对数字基带的在线调试.为实现ISO/IEC 18000-6C协议,用硬件实现了收发通路原型,并在AFS600平台上完成了FPGA验证.设计采用TSMC 0.25 μm Embedded Flash工艺完成了芯片的版图设计.该基带处理器实现了读写器基带和标签的正常通信,为最终实现单芯片读写器创造了条件.     

超高频RFID标签的数字电路设计

在研究读写器和射频标签通信过程的基础上,结合EPC C1G2协议以及ISO/IEC18000-6协议,采用VHDL语言设计出一种应用于超高频段的射频标签数字电路.对电路的系统结构和模块具体实现方法进行了描述.基于0.18 μm CMOS工艺标准单元库,采用EDA工具对电路进行了前端综合和后端物理实现.给出的仿真结果表明该电路符合协议要求,综合后的电路规模约为11000门,功耗约为35 μW.该电路可应用于超高频段的各种RFID标签的数字部分.