基于FPGA的直接数字频率合成器的优化设计

介绍了DDS的基本工作原理,针对传统DDS存在的主要问题,提出了基于流水线结构的累加器和基于波形对称的ROM优化设计,并在开发软件QuartusⅡ上仿真,验证了优化设计的正确性。不仅提高了系统的运算速度,而且也节省了硬件资源。     

基于FPGA的直接数字频率合成器的实现

由于直接数字频率合成器(DDS)具有其它频率合成器无法比拟的优势而受到青睐。介绍了DDS的基本原理和特点，以及利用现场可编程门阵列(FPGA)实现DDS的过程，给出了基于MATLAB仿真语言的波形仿真结果，利用FPGA器件设计DDS，大大地简化了电路设计过程，缩短了调试时间，提高了可靠性，FPGA的可编程性为修改、添加和优化DDS的功能提供了方便。     

直接数字频率合成器的FPGA实现

本文描述了直接数字频率合成器(DDS)的原理和特点,给出了利用Altera公司的FPGA器件(ACEX EP1K100)实现DDS的方法及仿真结果,并对仿真结果进行了误差分析。     

直接数字频率合成器的设计及FPGA实现

直接数字频率合成器(DDS)通常使用查表的方法实现相位和幅值的转换，文章介绍了一种基于CORDIC算法的DDS。CORDIC算法在三角函数合成上有着广泛的用途，作者从DDS的一般结构和CORDIC算法的基本原理出发．深入探讨了基于CORDIC算法的DDS各部件的结构和FPGA实现。     

基于FPGA的直接数字频率合成器的设计和实现

本文介绍了利用Altera的FPGA器件(ACEXEP1K50)实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法。     

基于FPGA的直接数字频率合成器的设计和实现

本文介绍了利用Altera的FPGA器件(ACEX EP1K50)实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法.     

基于FPGA的直接数字频率合成器的设计

介绍了直接数字频率合成器（DDS）的工作原理和设计方法,给出了用现场可编程门阵列（FPGA）来实现直接数字频率合成的具体方法,同时给出了基于FPGA实现的直接数字频率合成器的时序仿真结果。     

FPGA实现的直接数字频率合成器

描述了直接数字频率合成器（DDS）的原理和特点，并给出了用FPGA实现DDS的方法及仿真结果。     

采用CORDIC算法的直接数字频率合成器的设计

为了实现CORDIC（Coordinate Rotation Digital Computer）算法在DDS（Direct Digital Frequency Synthesis）中的应用,文章介绍了CORDIC算法的一般法则和DDS的基本结构,提出了一种流水线型的CORDIC算法,并应用于FPGA（Field Programmable Gate Array）设计中,最后给出了基于ModelSim的仿真结果。     

基于FPGA的直接数字频率合成器的设计和实现

介绍了Altera公司的FPGA器件ACEXEP1K50的主要特点 ,给出了由ACEXEP1K50实现直接数字频率合成的工作原理、设计思路、电路结构和改进优化方法。     

直接数字频率合成器在FPGA中的设计与实现

介绍了利用现场可编程逻辑门阵列FPGA实现直接数字频率合成（DDS）的原理、电路结构、优化方法等.重点介绍DDS技术在FPGA中的实现方法,给出了部分VHDL源程序.FPGA采用ALTERA公司的ACEX系列芯片EP1K30TC-144. 采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片,具有高性能、高性价比,电路结构简单等特点.     

利用FPGA实现三相正弦直接数字频率合成器

利用FPGA芯片及D/A转换器,采用直接数字频率合成(DDS)技术,设计并实现了相位、频率可控的三相正弦信号发生器.正弦调制波的产生采用查表法,仅将1/4周期的正弦波数据存入ROM中,减少了系统的硬件开销.仿真和电路测试表明,输出波形完全达到了技术要求,证明了设计的正确性和可行性.     

基于VHDL的直接数字频率合成器设计与实现

从直接数字频率合成器(DDS)的基本原理出发,详细讨论了相位量化字长对DDS性能的影响,并给出了相位控制字与振幅控制字长度与量化信噪比的关系。结合相位量化字长为24 b、振幅量化字长为10 b的正弦波DDS设计过程,给出了查表法实现的一个DDS设计实例。文中所附代码均通过Max PlusⅡ编译通过,可直接应用,同时,指出了改进查表法实现的DDS性能的几个基本途径。     

FPGA直接数字频率合成信号发生器

DDS是从相位的概念出发进行频率合成的一项新型技术。简要介绍了DDS的工作原理,提出了一种选用Altera公司不久前发布崭新体系的大容量Stratix II系列FPGA—EP2S60来实现DDS系统的核心部分的设计方案。并用Matlab语言将QUARTUSⅡ4.0波形仿真结果转换为波形曲线。实验结果表明,利用Altera公司的FPGA—EP2S60器件,通过各种优化措施,设计开发的DDS系统,达到了预期的目的,具有较高的性价比。     

基于FPGA的DDS和周期合成技术在EIS中的应用

生物电阻抗扫描成像技术在妇女乳腺癌早期检查中要求采用高精度、多频率、相位可控的正弦激励源信号,输入到人体组织,通过检测响应信号来获取癌变组织的生理和病理信息。介绍了EIS(电阻抗扫描)的基本概念,重点介绍利用FPGA(现场可编程门阵列)实现DDS(直接数字频率合成)的原理;同时结合周期合成技术完成对激励信号和响应信号的采样,以满足EIS中成像需要,并给出了关键性Verilog代码。采用该方法设计的EIS激励源可以很容易地嵌入到EIS控制系统中,而不用专用DDS芯片,具有高性能、高性价比、电路结构简单等特点。     

直接数字频率合成器的优化技术研究

详细阐述了利用QuartusⅡ实现直接数字频率合成器（DDS）的方法和步骤。分析了DDS的设计原理,采用多级流水线控制技术对DDS相位累加器进行了优化,利用存储对称波形方法对波形存储表进行了优化,并在开发环境下进行了功能仿真,选用现场可编程器件FPGA作为目标器件,得到了可以重构的IP核,实现了复杂的调频功能。利用该方法实现的DDS模块具有更广泛的实际意义和更良好的实用性。     

直接数字频率合成器的PFGA实现

系统采用Xilinx公司生产的型号为XC3S200的FPGA芯片和Maxim公司、生产的型号为MAX5885的专用D／A芯片,利用直接数字频率合成技术,通过Xilinx公司的ISE9．2开发软件,完成DDS核心部分即相位累加器和ROM查找表的设计。可得到相位连续、频率可变的信号。经过电路设计和模块仿真,验证了设计的正确性。由于FPGA的可编程性,使得修改和优化DDS的功能非常快捷。     

基于Delta-Sigma技术的直接数字频率发生器的设计

直接数字频率合成技术(DDFS)具有很好的频率渐变与很高的频率分辨率,然而该技术却伴随着严重的谐波噪声,主要的谐波噪声是相位截断噪声。该文将介绍一种新型的DDFS结构,该结构采用了Delta-Sigma噪声整形技术,有效地减少由相位截断引入的噪声。经测试,信号的信噪比可以大于60dB,同时减小了硬件的复杂性。