基于802.16d的定时同步算法改进及FPGA实现

提出了一种适用于IEEE 802.16d系统的帧检测和定时联合同步方法,并采用VirtexⅡPro系列xc2vp30FPGA进行了验证,结果表明：该算法不仅能有效地实现802.16d中OFDM系统帧检测和符号定时,而且可降低硬件资源的消耗。     

基于IEEE802.11a OFDM同步算法的FPGA实现

同步是OFDM系统中至关重要的一个环节,目前已有很多针对OFDM系统的同步算法,大致可以分为3类:基于嵌入符号中的导频、基于前导序列和基于循环前缀。提出了具体针对IEEE802.11a帧结构的同步算法(包括时间定时和频偏估计及纠正)。详细阐述了该算法各个模块FPGA的具体实现,具有复杂度低,便于工程实现的特点。     

基于IEEE 802.16a协议的OFDM系统的FPGA实现

主要介绍了OFDM的调制解调的FPGA实现,首先介绍OFDM的基本原理,然后给出了采用FPGA实现基于IFFT/FFT的OFDM调制解调的具体结构,以及插入循环前缀和去循环前缀的具体结构.     

基于IEEE802.16e MAC层的扫描与同步

文章介绍了移动宽带接入技术IEEE802.16e MAC层用户接入与初始化过程中的关键技术,包括扫描与同步及参数的获取过程。详细分析了各个具体过程,并在参考文献的基础上给出了软件实现过程的流程图。     

基于FPGA的IEEE802.16e标准LDPC编码器设计

针对通信过程中突发信道造成的集中错码现象,并且兼顾编码器的时效性要求,设计了一种 IEEE 802.16e 标准下码长 576,码率 1/2 的 LDPC 码硬件编码器,通过 Verilog 语言进行描述,采用并行结构设计和模型矩阵元素预存的方式降低了资源占用量,提高了工作速度,通过仿真、综合与实现结果验证了方案的有效性。     

IEEE802.16e标准LDPC译码器设计与实现

LDPC码自在上个世纪90年代被重新发现以来,以其接近香农极限的差错控制性能,以及译码复杂度低、吞吐率高的优点引起了人们的关注,成为继Turbo码之后信道编码界的又一研究热点。利用FPGA设计并实现了一种基于IEEE802.16e标准的LDPC码译码器。该译码器采用偏移最小和（Offset Min-Sum）算法,其偏移因子β取值为0.125,具有接近置信传播（Belief Propagation）算法浮点的性能。译码器在结构上采用了部分并行结构,可以灵活支持标准中定义的所有码率和码长的LDPC码的译码。此外,该译码器还支持对连续输入的数据块进行处理,并具有动态停止迭代功能。硬件综合结果表明,该译码器工作频率为150MHz时,固定15次迭代,最低可达到95Mb/s的译码吞吐率,完全满足802.16e标准的要求。     

基于OFDM的IEEE802.16a物理层简介

简要介绍了IEEE802.16的基本概况,描述了IEEE802.16a标准采用的几种物理层方案。IEEE802.16a协议物理层支持的主流技术就是OFDM技术,重点介绍了OFDM的基本原理,采用OFDM调制技术的WirelessMAN OFDM系统,以及其物理层的一些参数及性能。最后介绍了2种双工方式的帧结构及其工作原理。     

一种应用于OFDM系统中的符号精确定时算法的FPGA实现

OFDM技术是下一代移动通信的主流技术,在信息量大,功率受限的多媒体传感网的OFDM系统中,以突发模式传输数据,要求快速精确地完成定时同步。这里分析了一种应用于OFDM系统中基于长训练序列与本地序列互相关的精同步算法原理,同时给出了算法的FPGA设计方案,并在ISE中和FPGA测试板上进行验证。在实现的过程中,对传统实现方法进行了改进,对本地序列的位数进行截取符号位处理,并且对判决函数进行了近似处理。实现结果表明,该方法在不降低性能的前提下优化了系统资源损耗和运算速度,具有较好的工程实践价值。     

一种基于IEEE 802.16e的新型切换算法研究

提出一种基于IEEE 802.16e无线网络的新型切换算法。算法充分考虑了IEEE 802.16e的测距、认证、注册等主要使用行为,通过引入业务流(Service Flow)认知,使基于业务流的移动终端处的切换时间达到最小。仿真分析表明,利用标准提出的多种不同能力的交互,算法能够有效降低切换时间。     

基于IEEE802.11a的OFDM系统的定时同步算法

在正交频分复用(OFDM)系统中,定时同步好坏起着关键性的作用,而基于IEEES02.11a的OFDM系统由于其保护间隔和导频数少,定时尤为困难。该文章结合前人的成果和自己的思路提出了三步定时算法,在计算机仿真中取得了较好的效果。     

基于IEEE802.11a的OFDM基带处理器的FPGA设计与实现

设计了一种用于IEEE802.11a的OFDM基带调制处理器.实现了IFFT、插入循环前缀、加窗及训练序列生成等模块的硬件设计.64点FFT/IFFT模块采用单碟形优化4路并行结构,提出了4路并行无冲突地址读写算法,有效地提高了数据吞吐率、减小了面积;采用多级流水线结构的基4蝶形单元,有效地减少了关键路径时延,其最高工...     

突发OFDM系统中同步算法的FPGA实现

根据突发OFDM系统的特点,提出了一种具有实用价值的同步实现方法。具体分析了突发OFDM系统中利用PN序列联合实现符号定时同步和小数频偏同步的算法,并阐述基于FPGA的实现过程。由Verilog HDL语言描述的同步模块由复数乘法模块,求和累加模块,比较判断模块和CORDIC模块等构成。系统采用Xilinx ISE 10.1来完成开发,同时给出了其在ModelSim SE 6.2b下的仿真结果,结果表明该方案是完全可行的。     

基于FPGA的OFDM符号同步设计及实现

正交频分复用（OFDM,Orthogonal Frequency Division Multiplex）技术作为未来移动通信系统的关键技术而成为当今无线通信领域的研究热点。但OFDM技术对频偏、定时和相位噪声敏感,较小的同步偏差即会导致系统的误码性能恶化,甚至通信失效。提出一种具有实用价值的符号同步简化算法,并详细阐述基于现场可编程门阵列（FPGA）的实现过程。仿真结果表明：该电路有较高的同步精度,通过量化及制定门限值等简化方法可有效减少对芯片资源的占用,节省传输带宽。     

基于OFDM的802.16a宽带无线接入技术

宽带无线接入(BWA)是当今面向企业和个人接入Internet服务的发展方向之一。着重介绍2-11GHz频率范围内基于正交频分复用(OFDM)技术的802.16a标准,及其关键技术。     

一种多体制通信时间同步算法及其FPGA实现

基于新一代无线通信统一平台,本文提出了一种适用于多种通信体制的时间同步算法.该算法由帧同步和位同步组成,帧同步和位同步都利用同步序列实现,只需要改变本地同步序列就可以应用于不同的通信体制.仿真结果证明,该算法是可行而且有效的,可以满足平台对时间同步算法性能、复杂读和兼容性等各方面的需求.     

一种基于训练序列的OFDM定时同步算法

针对OFDM(正交频分复用)系统中对定时位置的高敏感性,设计了一种新的训练序列,基于此训练序列提出了OFDM新的同步算法,同时考虑了无线通信中多天线及多径问题。通过仿真可看出,算法消除了Schmidl算法的定时平台,并在多天线、多径信道中有着良好的表现。     

基于OFDM的IEEE802.11a标准的同步方法

从IEEE802．11a的数据分组结构出发,提出了使用窗口平移相关法来进行符号定时,并利用训练序列估计频偏。仿真结果表明,该算法能有效地克服噪声及频偏的影响,定时准确,较好地消除了频偏,与其它文献提出的算法相比,具有定时准确、计算量小的特点。     

IEEE802.11a的OFDM基带调制的FPGA实现

针对802.11无线局域网设计当中OFDM调制端基带部分的成形,提出了FPGA的具体实现方法。在数据的突发方式和连续方式下采取基于流量控制的缓冲机制,并在导频插入以及频谱安排的实现上采用FIFO加RAM的方式,对于PLCP前导训练序列直接从ROM中查表截入。采用BPSK和16QAM两种调制方式,设计中在一定程度上采用争取硬件资源换取延迟的做法。经验证,系统的频谱结构以及时域帧结构都满足设计要求,并且时延较小。