首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到10条相似文献,搜索用时 31 毫秒
1.
一种基于高性能DSP的雷达视频处理平台   总被引:1,自引:0,他引:1  
曲伟 《电子技术应用》2013,39(6):124-126
基于最新大规模逻辑FPGA和高性能DSP芯片,结合图像处理理论,提出雷达视频回波信号数字化采集、压缩与网络化传输方法,并对雷达图像适用的压缩算法进行了研究。该平台为今后研究基于雷达视频目标回波信号的目标检测、特征研究和模式识别等技术提供了基础,并可广泛应用于指火控系统等领域。  相似文献   

2.
为了更好地发挥随钻测井仪检测数据的真实性和使用灵活性等优点,文中基于Actel公司的APA075FPGA数据采集和传输系统所涉及到的AD数据采集、FPGA数据缓存、FPGA中数据的串口发送三部允在实验室自制的一块FPGA最小系统板上,开发了一种激发换能器来对回波进行采集、缓存和传输。  相似文献   

3.
通过DSP外部高速EMIF总线,在Slave Serial(从串)配置模式下实现了FPGA芯片的在线动态重构,从而实现了在DSP+FPGA系统中在不同情况下调入不同逻辑完成不同算法,使系统具有很好的灵活性和可扩充性。  相似文献   

4.
谢华  高梅国 《测控技术》2004,23(Z1):114-117
信号采集和回放的模块化设计成为现代数字信号处理系统实现的一个趋势,随着集成电路工艺水平的不断发展,现场可编程门阵列芯片(FPGA)和数字信号处理芯片(DSP)性能不断提高,为系统的模块化设计提供了器件保证.本文结合某雷达干扰机的高速数据采集和回放模块,介绍了Xilinx Virtex-Ⅱ系列FPGA芯片的主要特性,并论述了其在该模块中的应用,使得该模块具有良好的灵活性和通用性.  相似文献   

5.
多节点分布式传感器的数据采集与传输系统有着广泛的应用,其物理层实现主要分为串行及并行两种方式。针对特定的应用场景,选用串行传输的实现方式,设计以FPGA芯片、RS485芯片及AD芯片为核心的硬件平台,使用verilog语言设计FPGA的RTL(Register Transfer Level)逻辑代码,并在Modelsim中完成了功能仿真验证。最终实现了物理层为串行传输、传输层为总线模型的数据采集传输系统,该系统RTL代码设计简单,维护性强,可靠性高,占用芯片资源少,具有一定的工程应用价值。  相似文献   

6.
雷达视频回波信号的实时采集、显示与存储系统   总被引:12,自引:0,他引:12  
介绍一种雷达视频回波信号的实时采集、显示与存储系统。该系统采用带有RAID适配卡的工控机作为采集主控设备,以普通微机显示器作为显示设备,利用多个IDE硬盘组成磁盘阵列作为存储设备。制作了一块基于FPGA的高速雷达信号采集PCI卡,以FPGA为采集的核心控制芯片,并在FPGA内部实现了32bit/33MHz的PCI接口逻辑。利用FPGA内部双口RAM的乒乓切换与缓冲区环行存储技术保证了连续采集。采用数据抽取、坐标查表映射和DirectDraw等技术在普通显示器上以P显方式进行实时全屏显示,同时可对局部区域以B显进行开窗放大显示。显示过程中可对任意区域设置采集方位和距离波门,将采集的数据实时存储在磁盘阵列上。该系统已成功用于舰栽警戒搜索雷达的外场数据采集。  相似文献   

7.
米波雷达抗窄带干扰系统的设计和实现   总被引:1,自引:0,他引:1  
米波雷达的工作波段内存在窄带干扰信号,其功率与雷达目标回波相当甚至更强,严重影响目标信号的检测。提出一套抗窄带干扰系统方案,完成干扰检测、抑制和脉冲压缩等功能。系统以FPGA与高速DSP为核心,具有较强的稳定性和灵活性。外场实验数据表明,该系统能实时有效地检测并抑制干扰,达到预期的效果。  相似文献   

8.
本文介绍了基于千兆以太网的雷达数据高速采集与实时传输系统方案.采用FPGA控制数据连续采集并高速缓存到DDR SDRAM中.再通过FPGA内部集成MAC把缓存数据发送到千兆以太网中.实现了对数十兆赫雷达中频回波信号的连续采样和高速网络传输.  相似文献   

9.
基于FPGA的超高速雷达信号实时采集存储系统   总被引:1,自引:0,他引:1  
采用服务器作为采集主控设备,利用多个硬盘组成磁盘阵列作为存储设备,并制作了一块基于FPGA的超高速雷达信号采集PCI卡。系统以FPGA为采集的核心控制芯片,并在FPGA内部实现了64位/66MHz的PCI接口逻辑,无需专用接口芯片,简化了电路板设计,提高了系统的灵活性。该系统数据传输总速率可高达528MB/s,实时流盘速度可达150MB/s,存储容量可扩展至1000GB以上。  相似文献   

10.
基于DSP与双目CMOS摄像头的数字图像处理系统   总被引:1,自引:0,他引:1  
介绍了基于浮点DSP处理器与双CMOS摄像头的数字图像采集处理系统,探讨了系统的基本原理和设计方法,并给出了系统的实现方案。在该系统中,数据采集由两个相互独立的CMOS摄像头完成,并由DSP进行图像处理,FPGA协同DSP完成时序逻辑控制和组合逻辑控制。处理后的图像可以通过1394接口输出。该系统主要由FPGA和DSP实现,设计灵活,具有很强的重构性。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号