基于多相滤波的数字信道化接收机的设计

介绍的基于多相结构的数字信道化技术具有实时处理大量数据能力的特点,是克服高速ADC与FPGA处理速度之间的矛盾的关键技术。从数学模型上描述了整个接收机的工作流程,并在MATLAB环境中对系统进行了仿真,仿真结果验证了该算法模型的正确性与高效性。     

多通道数据采集卡在信道化接收机中的应用

现代电子战条件下,信道化接收机作为测频领域一种重要的接收机已经得到了广泛的应用。介绍一个用多片AD9203作为模数转换器、由FPGA(现场可编程门阵列)辅助控制的一个多通道数据采集卡,包括基本原理、结构组成、性能参数及其在信道化接收机中的应用,对其有效量化位数进行可靠分析,给出了该采集卡对噪声干扰信号的一些采样结果。     

一种多相信道化宽带数字接收机的FPGA设计实现

根据雷达、电子战（EW）一体化系统需求,在Xilinx的ISE 10.1工具开发平台上,实现了一种32信道的高效高速实时多相信道化宽带数字接收机的设计。为解决因抽取而产生的接收盲区采用3 dB交叠、相邻信道间重叠50%结构。全部设计方案采用VHDL语言描述,利用ModelSim工具软件在Xilinx公司的大规模可编程逻辑器件XC5VSX95T上实现对系统的逻辑综合和时序仿真。计算机仿真验证了此方法的正确性和有效性,该结构的输出数据率稳定,硬件可实现性强。     

一种PCM/FM接收机的定时同步设计和实现

时钟同步是接收机的关键问题,传统模拟解调灵活性差,调试复杂。针对测控中常用的PCM/FM体制,介绍了一种全数字接收机的定时同步方法,采用数字转换跟踪环估计定时误差,通过内插计算和反馈控制采样时钟完成误差校正。同步计算全部由软件实现,设计灵活。Matlab仿真及VHDL代码的硬件实测结果表明,该方法同步时间快、定时精度高,适合FPGA实现。     

△-∑A/D转换器中数字下变频解调器的设计与实现

从集成电路设计技术的角度,介绍了△-∑A／D转换器中数字下变频解调器的原理和集 成实现方法。采用CSD码,用CIC滤波器、半带滤波器,实现了16位△-∑A／D转换器中的抽取器。 对所设计的HDL代码进行了综合及仿真。结果表明,设计达到了精度要求,且具有速度快、面积小 的特点。     

低压CMOS模拟与数字混合ASIC—瓦斯报警电路设计与制造

本文介绍一种单电源电压小于3V的低压CMOS模拟与数字混合ASIC——瓦斯报警电路的设计,并给出制造工艺的主要数据。本电路根据我厂的现有设备和工艺,采用正向设计,一次流片即获成功,批量生产重复性好。模拟线路的技术指标和数字线路的功能均达到预期的使用要求,3V工作时的驱动电流可达15mA。