基于AXI总线的MicroBlaze双核SoPC系统设计

目的是利用嵌入在Xilinx FPGA中的MicroBlaze核实现基于AXI总线的双核嵌入式系统设计以及共享实现LED灯的时控。对于共享实现LED灯时控的方法是通过在两个低速总线之间加入一个axi2axi_connector实现axilite总线上的slave共享。对于实现双核之间的通信主要方法是利用mailbox和mutex完成核间通信。硬件平台采用的是Xilinx FPGA Spartan-6Atlys板,软件平台是Xilinx EDK,主要使用的是XPS(硬件设计)和SDK(软件设计),开发出了运行在FPGA上的基于MicroBlaze双核的嵌入式系统,得出了核间通信的可行性以及共享slave实现LED灯时控的实用性。     

MicroBlaze软核处理器在DAB发射机中的应用

讨论了MicroBlaze处理器对DAB发射机中DAC和PLL芯片的控制以及PC与MicroBlaze软核的通信,最终实现了基于PC和 FPGA的Ⅲ波段DAB发射机设计.     

基于Microblaze软核FSL总线的门光子计数器设计与实现

门光子计数器是量子光学实验中单光子探测常用的数据采集设备,用于收集单光子探测器探测到的单个光子信号.由于不同的场合需要用到不同的计数模式,商用的计数器往往难以满足具体的需求,或者造成采集效率低下.系统采用的是一种基于MicroBlaze系统FSL总线的可扩展计数器设计架构,该架构能够灵活的添加不同的计数功能,并通过统一...     

基于ISA总线的通用多DSP目标系统

基于ISA总线的通用多DSP(数字信号处理器)目标系统，采用6片定点ADSP2181实现对2路采集数据的处理，目标系统板的地址可从2E8H～366H中选择。DSP与ISA总线和A／D转换器之间的时序控制由FPGA完成．编写的下载软件完成DSP程序和数据的加载。目标系统具有编程简单、操作方便、使用灵活的特点。     

MPEG专用IDCT处理器的优化设计

二维离散余弦逆变换(Inverse Discrete Cosine Transform,IDCT)是运动图象专家组(Moving Picture Expert Group,MPEG)视频解码器的重要模块之一.提出了一种优化的二维IDCT超大规模集成电路(Very Large Scale Integrated Circuit,VLSI)实现结构.利用IDCT的矩阵乘法中固定系数的内在特点,采用公用表达式的方法,降低IDCT实现规模,提高了电路的速度.采用了0.6μm CMOS电路工艺,芯片面积约为3.5mm×3.5mm,速度可达100MHz.     

MPEG专用IDCT处理器的优化设计

二维离散余弦逆变换 ( Inverse Discrete Cosine Transform,IDCT)是运动图象专家组( Moving Picture Expert Group,MPEG)视频解码器的重要模块之一 .提出了一种优化的二维IDCT超大规模集成电路 ( Very Large Scale Integrated Circuit,VLSI)实现结构 .利用 IDCT的矩阵乘法中固定系数的内在特点 ,采用公用表达式的方法 ,降低 IDCT实现规模 ,提高了电路的速度 .采用了 0 .6μm CMOS电路工艺 ,芯片面积约为 3.5mm× 3.5mm,速度可达 1 0 0 MHz     

图像编解码中IDCT的FPGA实现

在MPEG解码电路中,IDCT是整个解码过程中运算量最大的一部分。介绍一种基于查找表(LUT)实现IDCT的方案,并用Verilog语言在FPGA芯片上得到了实现。     

基于Xilinx MicroBlaze的嵌入式GPS接收机研究

软核处理器（MicroBlaze）和外设知识产权（IP）核以及用户定制的IP核一起,可以完成片上系统（SoC）设计,适合复杂嵌入式系统的开发,同时为系统将来的专业集成电路（ASIC）设计提供基础。围绕赛灵思（Xilinx）公司的MicroBlaze微处理器,对其体系结构、设计流程和赛灵思微处理器调试（XMD）方法进行了详细讨论。结合GPS接收机设计实例给出了嵌入式系统开发的仿真和集成开发环境（ISE）下调用软核的设计方法,并讨论了影响系统实时性的链接脚本文件设置中的关键问题。     

基于PowerPC的1553B总线设计

文章阐述一种实现了PowerPC微处理器硬核和1553B总线协议模块的无缝连接方法,替代了传统的设计方法,有利于系统信息融合,提高整机的可靠性和稳定性,降低功耗。系统易实现、升级和移植,具有很强的适应性和可扩展性。     

MicroBlaze软核处理器在遥测数据采集中的应用

介绍了32位软核处理器MicroBlaze的体系结构、开发工具和开发流程，以及它在遥测数据采集中的设计应用实例。仿真试验结果证明采用软核处理器的嵌入式遥测数据采集器达到了102．4kbps的码速率，能够正确采集信号，达到预定指标。     

基于PCI总线的双通道数据采集系统

在要求大容量、实时性的高速数据采集中,采用PCI总线作为数据传输总线是高速数据采集的发展方向。为了采集两路模拟音频信号,提出了一种基于PCI总线的双通道数据采集系统的设计方案。首先介绍了系统的硬件组成及功能,并阐述了系统的工作原理,介绍了核心器件DSP的程序设计,以及驱动程序的设计方法;最后得出结论。本系统具有可传输数据容量大、速度怏、实时性好及成本低等特点。     

基于FPGA的实时高速二维DCT／IDCT处理器

在Ｗ．Ｌｉ提出的循环斜卷积分布算法［１］的基础上，利用ＦＰＧＡ设计可用于高速数据传输设备的二维８×８ＤＣＴ／ＩＤＣＴ实时处理器。它可用一根信号线控制计算ＤＣＴ／ＩＤＣＴ，其输入、输出为１４位、内部数据线及内部参数均为１６位。     

基于PCI总线的通用多DSP目标系统

基于PCI总线的通用多DSP(数字信号处理器)目标系统，采用4片级联的定点DSP(ADSP2181)对两路采集数据进行处理，处理结果可串行送出或通过DSP的IDMA接口送到主机。FPGA完成PCI9054与DSP之间的时序配合、完成A／D转换器的起停控制逻辑、采集数据与DSP之间的传输控制。系统应用软件支持DSP程序下载，动态波形显示和数据归档等操作。     

基于MicroBlaze软处理器的无线定位算法验证平台的设计与实现

随着移动通信技术的发展,基于移动通信系统的无线定位算法越来越吸引人们的关注。为了对该类算法进行实际验证,设计和实现硬件验证平台。该平台以Xilinx的Spartan XC3S1600E FPGA为核心,采用先进的MicroBlaze软处理器作为控制CPU,并与用Verilog语言描述的控制逻辑进行集成,充分展现了FPGA的强大功能。经过Matlab处理的发射数据可以通过USB接口下载到数据FLASH中,并且可以自由的进行更换,从而可以方便地验证不同的定位算法。该平台经初步实测,证明能够满足算法验证的要求。     

基于Xilinx MicroBlaze多核嵌入式系统的设计

MicroBlaze核是嵌入在Xilinx FPGA之中的属于32位RISC Harvard架构软处理器核。针对Xilinx MicroBlaze软处理器的核间互连,实现多处理器核之间的快速通信的目的,采用了PLB和FSL总线混连的方法,利用xps_mail-box和xps_mutex核完成核间的通信与同步,通过在Xilinx EDK平台下,将3个软处理器核嵌入到FPGA Spartan-3E芯片上的试验,开发出了一个运行在FPGA上的基于多处理器的嵌入式可编程片上系统,得出此种多核处理器混连的可行性与实用性,核间通信速度得到提升的结论。     

1553B总线与RS485总线通信转接系统的设计

提出一种1553B总线与RS485总线通信转接系统的设计,用于实现传统1553B总线和RS485总线之间的通信.详细介绍了通信转接系统的硬件电路设计、FPGA的逻辑设计和可靠性设计.实验验证了1553B-to-ZigBee网关的可行性和有效性,设计具有实时性好、易于实现、资源占用少的特点,适用于航空航天中具有1553B通讯的地检设备.     

基于 HEVC的 IDCT变换的 VLSI设计与实现

HEVC（High Efficient Video Coding ）是继 H ．264/AVC之后正在研发的新一代视频编码标准．与之前的视频编码标准不同的是,HEVC提出了不同尺寸的变换编码单元来进行图像的空间冗余压缩．本文设计了一种面向HEVC的32点二维IDCT的全流水电路结构．为了减少I/O带宽压力和硬件开销,电路采用了单端口输入输出、蝶形运算展开以及奇偶分离累加的方法．在 TSMC90nm工艺下综合得到该电路最快工作频率为315M Hz ,电路总门数为47K ．仿真结果显示该电路结构可以在300M Hz频率下对分辨率为4096×2048的超高清视频做30帧/秒的32点IDCT解码．     

基于FPGA和2位串行分布式算法的实时高速二维DCT／IDCT处理器研制

本文在Ｗ．Ｌｉ（１９９１）循环斜郑积算法和分布式算法的基础上,通过软件模拟和具体硬件设计,利用ＦＰＧＡ完成了可用于高度电视核心器及其它信号与信息处理系统的８×８二维ＤＣＧ／ＩＤＣＴ处理器的全部电路设计工作,它采用一根信号线控制计算ＤＣＴ／ＩＤＣ箕输入、输出为１２位,内部数据线及内部参数均为１６位。     

一种多通道ARINC429总线协议IP核的设计与实现

设计了基于FPGA的ARINC429总线协议IP核.给出了IP核的总体设计及工作原理.在设计时采用功能模块的方法,分别设计数据协议处理模块、缓冲模块、定时模块等部分.充分利用同步时钟方法,提高了可靠性,有效解决了数据间干扰和亚稳态问题.经验证表明IP核的功能符合设计要求.最后经过物理验证,能够正确实现收发功能,且满足特定场合的应用.