共查询到19条相似文献,搜索用时 109 毫秒
1.
2.
3.
4.
本文对振弦式传感器的温度稳定性进行了研究,同时提出了温度补偿的一种新措施,使振弦式传感器的稳定性大幅度提高。 相似文献
5.
6.
基于CPLD的等精度频率计的设计 总被引:2,自引:0,他引:2
在电子领域中,测频是经常要用到的。但是传统频率计在测频时有很多缺点。本设计采用等精度测频、测周期的数字频率计的设计方案,选用单片机为核心,通过编程实现了闸门预制信号、同步控制、数据运算处理和实时显示的功能,并利用可编程逻辑器件CPLD(Complex Programmable Logic Device)的在线编程,实现了频率计的逻辑控制、计数等功能。本设计克服了传统频率计随着被测频率的改变而改变的缺点,在整个频率区域都能保持恒定的测试精度。 相似文献
7.
8.
介绍了一种由CPLD和单片机设计焦炉三车随车控制器的,方法,给出系统的总体方案,重点讨论了CPLD要实现的功能模块以及与单片机接口的技术,最后简要的叙述了软件的编程。 相似文献
9.
10.
11.
12.
13.
结合CPLD技术和VHDL硬件描述语言,设计了CIS图像传感器的驱动电路,包括传感器时序发生、高速A/D转换器控制、数据存储、乒乓存储的总线切换和微处理器接口等,并给出了VHDL程序的时序仿真结果.在工程应用中效果好. 相似文献
14.
振弦式传感器激振策略优化 总被引:1,自引:0,他引:1
振弦式传感器的激励常用高压拨弦激振和低压扫频激振两种方式。高压拨弦激振对传感器损伤较大,信号衰减快,测量精度差;低压扫频激振扫描时间长,信号不宜拾取。提出一种反馈式低压激振方法,降低拨弦激振电压对传感器进行预激振,将反馈的振动频率信号作为输出,对传感器进行复振,可以在很短时间内使振弦达到共振状态。设计专用检测电路对调优后的激振策略进行验证,证明该方法激振时间短,共振幅度大。振动幅度的提高可增强抗干扰能力、降低信号处理电路成本、增加可用测量时间、提高频率测量精度。 相似文献
15.
16.
17.
18.
19.
基于CPLD的混合逻辑乘法器的设计 总被引:1,自引:4,他引:1
本文介绍了混合逻辑乘法器的设计实例,采用Altera公司的MAX7000AE系列的芯片及MAX+PLUSII开发系统实现,并给出VHDL的源程序及时序仿真波形。 相似文献