基于DSP+FPGA架构的嵌入式运动控制平台设计

针对一体化转台控制所需的运动位置的高速采集与实时显示、多工作模式的运动轨迹和位置的实时控制以及远程控制的通信等要求,设计了一种基于DSP和FPGA的嵌入式运动控制平台.所设计的系统充分利用具有丰富外设资源和浮点运算能力的高性能DSP芯片作为主控制单元,并采用FPGA芯片Nios内核为协处理器实现良好的人机交互控制.实验结果表明,该系统具有高集成度、稳定等特点,已成功应用于一体化转台控制系统.     

高速串行接口在基带系统中的应用研究

现有的LTE-A系统基带部分多采用DSP+FPGA的平台构架。DSP作为主控制器,完成物理层算法及流程控制;FPGA则作为协处理器,负责数据处理和定时。如何快速实现DSP与FPGA间的命令交互以及数据传输成为亟待解决的问题。对类似平台及DSP与FPGA的各种接口进行了研究,提出了采用EMIFA接口负责DSP与FPGA间的命令交互,利用高速串行接口SRIO实现DSP与FPGA间的数据传输的新方案。对该方案进行板级联合调试以及Modelsim SE环境下的仿真。调试与仿真结果表明,该方案具有较高的可行性和通用性。     

欧辰推出SOFTLUNK Ether—CAT300 CPU

欧辰自动化正式隆重发布以EtherCAT以太网总线技术为核心的可编程逻辑控制器——SOFTLINK Ether CAT300CPU。该产品结合了工业自动化技术、PC技术及工业以太网技术,以IntelX86CPU为主芯片,高速DSP和高性能FPGA为协处理器,使此款CPU具有更精准高速的运算速度。     

基于McBSP的高速串行数据采集系统设计

介绍了AD公司的串行模数转换芯片AD974及TI公司的TMS320C6711芯片多通道缓冲串口(McBSP)的工作原理。采用McBSP的SPI(SeriesProtocolInterface)工作模式,可将McBSP与AD974直接相连,从而无须任何转换而实现高速串行数据传输,并给出了AD974芯片与McBSP的接口电路及软件设计。     

MAX186与DSP的SPI接口及设计

介绍了MAXIM公司的串行模数转换芯片MAX186及TI公司TMS320C6711 DSP的多通道缓冲串口(McBSP)的工作原理.采用McBSP的SPI(Series Protocol Interface)工作模式,将McBSP与MAX186直接相连,从而基于DSP多功能缓冲串口的数据采集及信号处理系统.给出了MIX186与TMS320C6711 McBSP的接口电路及软件编程实现.     

MAX186与DSP的SPI接口及设计

介绍了MAXIM公司的串行模数转换芯片MAX186及TI公司TMS320C6711DSP的多通道缓冲串口(McBSP)的工作原理。采用McBSP的SPI(SeriesProtocolInterface)工作模式,将McBSP与MAX186直接相连,从而基于DSP多功能缓冲串口的数据采集及信号处理系统。给出了MIX186与TMS320C6711McBSP的接口电路及软件编程实现。     

基于PXIe总线的多DSP并行信号处理模块设计

随着数字信号处理设备在测试系统内的广泛应用,使得单颗DSP芯片的性能已无法满足日益增长的对处理速度的要求;设计的并行多DSP模块,集成了四片高端浮点DSP芯片和一片高性能FPGA芯片,其通过优化DSP簇拓扑结构、增强DSP簇数据缓存能力、扩展DSP簇数据传输通道等技术手段,使模块具备了强大的信号处理能力和灵活的应用开发方式;模块并行处理能力达到单DSP性能的3.6倍以上;该模块支持PXIe、RapidIO、Infiniband、光纤等多种高速接口,数据传输速率达到16Gbps可应用于雷达信号处理、合成仪器、软件无线电系统等多种测控系统。     

基于FPGA的快速图像处理平台

FPGA用于构建高性能的DSP系统。文章讨论在FPGA上建立图像处理平台的方法,它涉及FPAG到图像传感器和VGA显示器之间的接口。FPGA与图像传感器之间的接口速度很慢,制约了在FPGA中采用并行方式的处理效率。DSP芯片从本质上说它的计算还是顺序方式。文章将标准程序分别放在FPGA和基于DSP的系统上实时运行,结果表明FPGA明显优于DSP实现的顺序处理技术。     

基于DSP的针刺手法信号采集系统的设计

为了对针刺手法进行定量化研究,设计了一种高速高精度的针刺手法采集系统,采集系统专门设计了传感器采集针刺手法过程中产生的信号,以TI公司TMS320VC5509A的DSP芯片为处理核心,利用DSP串行模块McBSP实现DSP与PC机之间的数据传输,上位机使用Visual C++编写软件接收串口数据,将为后续研究提供可靠的...     

基于System Generator的FFT算法的实现

System Generator for DSP是Xilinx公司开发的基于Simulink图形环境的DSP开发工具。利用System Generator工具,即使是没有多少FPGA设计经验的设计人员也能够快速开发出高性能的FPGA来实现DSP算法。本文介绍了一种采用XILINX公司的Virtex-2 Pro系列的FPGA芯片实现FFT算法的设计流程,并利用System Generator把FFT算法映射到FPGA资源中。实验表明：该方法具有操作简单、设计灵活、效率高等优点。     

基于FPGA的雷达信号处理器测试台McBSP接口设计

基于FPGA的雷达信号处理器测试台的McBSP接口,主要应用于测试台和处理器间的串行通信.对McBSP接口的功能进行说明,介绍了系统的原理和缓冲模块的设计,详细分析FPGA内部逻辑规划、分配以及模块间的通信过程.实验证明,应用FPGA实现的McBSP接口完全满足工程需求,适合雷达信号处理器测试台和处理器间通信.     

基于以太网的TMS320C6713并行系统设计

在某大型测试系统的设计中,为了实现多只处理器问灵活的数据交换及并行处理,提出了基于Ethernet的多处理器并行系统设计;通过FPGA实现了以太网交换机的介质无关接口与处理器同步串口的接口转换,从而实现了处理器接收和发送网络数据．在此基础上实现了多处理器的并行数据处理。为实现高效的对多处理器系统的开发调试,提出了基于Ethernet的多处理器网络调试方案,最后对系统的可扩展性进行了分析。     

FPGA–DSP co-processing for feature tracking in smart video sensors

Motion estimation in videos is a computationally intensive process. A popular strategy for dealing with such a high processing load is to accelerate algorithms with dedicated hardware such as graphic processor units (GPU), field programmable gate arrays (FPGA), and digital signal processors (DSP). Previous approaches addressed the problem using accelerators together with a general purpose processor, such as acorn RISC machines (ARM). In this work, we present a co-processing architecture using FPGA and DSP. A portable platform for motion estimation based on sparse feature point detection and tracking is developed for real-time embedded systems and smart video sensors applications. A Harris corner detection IP core is designed with a customized fine grain pipeline on a Virtex-4 FPGA. The detected feature points are then tracked using the Lucas–Kanade algorithm in a DSP that acts as a co-processor for the FPGA. The hybrid system offers a throughput of 160 frames per second (fps) for VGA image resolution. We have also tested the benefits of our proposed solution (FPGA + DSP) in comparison with two other traditional architectures and co-processing strategies: hybrid ARM + DSP and DSP only. The proposed FPGA + DSP system offers a speedup of about 20 times and 3 times over ARM + DSP and DSP only configurations, respectively. A comparison of the Harris feature detection algorithm performance between different embedded processors (DSP, ARM, and FPGA) reveals that the DSP offers the best performance when scaling up from QVGA to VGA resolutions.     

An FPGA implementation for neural networks with the FDFM processor core approach

This paper presents a field programmable gate array (FPGA) implementation of a three-layer perceptron using the few DSP blocks and few block RAMs (FDFM) approach implemented in the Xilinx Virtex-6 family FPGA. In the FDFM approach, multiple processor cores with few DSP slices and few block RAMs are used. We have implemented 150 processor cores for perceptrons in a Xilinx Virtex-6 family FPGA XC6VLX240T-FF1156. The implementation results show that the 150 processor cores for 32-32-32 input–hidden–output layer perceptrons can be implemented in the FPGA using 150 DSP48 slices, 185 block RAMs and 9676 slices. It runs in 242.89 MHz clock frequency, and a single evaluation of 150 nodes perceptron can be performed 1.65 × 10⁷ times per second.     

一种基于TMS320 C6713的捷联惯导系统设计

为适应目前捷联惯性导航系统（ SINS）实时性好、速度快、精度高、小型化、低功耗发展需求,设计一种DSP＋FPGA的捷联惯导系统平台,采用FPGA完成传感器数据采集与控制;采用高性能TMS320C6713 DSP为核心处理器完成航姿解算;介绍了FPGA与DSP数据交互关系;DSP程序采用C语言和汇编语言编写,FPGA设计采用VHDL语言描述;实验证明：设计可行,姿态角误差在0.05°范围内,精度符合设计要求。     

FPGA状态机在多路异步串口通信处理的实时优势

首先简要介绍了异步串口板的通常设计方法,并且提出了这些方法的不足之处,重点阐述了基于FPGA状态机和片上总线的新设计方案,以及该方案的技术优势,随后公布了基于该方案的异步串口板达到的性能指标;通过比较有关应答延迟的试验数据,提出了基于FPGA状态机和基于DSP处理器的异步串口板卡存在明显的处理速度差异问题,并基于两种设计方案,解释了形成差异的原因;最后提出了FPGA状态机对外部总线存储器或端口的访问管理性能大幅超越了任何一款DSP处理器的观点,并对同行提出了类似研发项目的设计建议。     

基于DSP和FPGA的组合导航系统设计

为满足组合导航系统数据计算量大、实时性高,对系统微型化、高精度的要求,设计了基于TI浮点数字信号处理器TMS320C6713B和CycloneⅡ系列EP2C20Q240C8 FPGA的组合导航系统.DSP处理速度快.浮点数据处理能力强,主要完成导航数据处理任务;FPGA控制能力强,设计灵活,用作主控制器.详述了系统的硬件组成和工作原理,DSP与FPGA之间的数据交换通过双端口RAM实现.试验结果表明,该系统完全满足组合导航系统的要求.     

TMS320C54XX系列DSP的McBSP串行接口技术及应用

介绍了TMS320C54XX系列DSP的多通道串行接口(McBSP),并结合McBSP与具有IrDA模式的UART芯片MAX3111的接口设计,从硬件和软件两个方面具体讨论McBSP的设计方法.     

基于FPGA和多DSP的多总线并行处理器设计

设计了一种用于目标识别与定位的基于FPGA和多DSP的多总线并行处理器,其特征在于将FPGA作为系统数据缓存、通信与控制中枢,以此为核心,通过数据与控制总线联接端口控制CPLD芯片,通过EMIF总线分别联接DSP(A)、DSP(B)和DSP(C)处理芯片;端口控制CPLD芯片的输入端联接多路并行ADC模数转换芯片,输出端口联接LCD输出显示模块;有源晶体振荡器与FP-GA芯片联接,FPGA芯片将有源晶体振荡器分为4路时钟信号输出,分别输出到CPLD和3片DSP芯片;设计改进了传统采用单DSP搭建信号处理器模式,实际测试的系统内部数据传输速度达到100M,系统最大处理能力可以达到7200MIPS,具有功能强、性能指标高、结构紧凑的优点。     

基于DSP和FPGA的电梯智能数据采集系统的设计

针对电梯数据采集数目较多和数据处理复杂等特点,提出了基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的电梯智能数据采集系统,在介绍了系统整体结构及各组成子模块后,给出了模块与器件之间硬件接口设计思路和架构,描述了整个系统的软件框架,设计了DSP、AD采样、网络通信和抗干扰等程序,整个系统在工程应用中易于实现,具有很好的推广价值.