基于CPLD的多通道快速数据栈区设计

利用在系统可编程逻辑器件ispLSI6192芯片构造4个双向并独立的128×9位FIFO高速数据存储栈区(FIFO),并利用芯片内部快速进位逻辑建立快速地址寄存器和地址自动加1计数器,同时利用该芯片的门阵列建立FIFO控制逻辑,控制逻辑分别对4个FIFO栈区进行读写管理控制;即将系统的高速数据栈区及其控制逻辑功能做在同一个芯片上,从而提高计算机数据管理通信的速度、效率,以及提高系统的集成度和降低系统的故障率。     

基于EDA技术的ispLSI6192多通道FIFO组态

利用ispLSI6 192芯片构造四个双向并独立的 12 8× 9位FIFO高速数据存储栈区 ,并利用芯片内部快速进位逻辑的高性能地址计数器及可编程控制逻辑功能分别对 4个FIFO栈区进行管理控制 ;即将系统的高速数据栈区及其控制逻辑功能做在同一个芯片上 ,从而提高计算机数据管理通信的速度、效率 ,以及提高系统的集成度和降低系统的故障率。     

基于USB2．0和线阵CCD的高速数据采集系统设计

为了解决电荷耦合器件(CCD)图像数据高速采集和实时传输处理问题,设计了一种基于USB2.0的高速CCD数据采集系统.系统采用可编程逻辑(CPLD)实现时序控制和逻辑控制,专用视频信号处理芯片XRD4460实现高速A/D转换;为了保证CCD图像数据高速传输,采用先进先出(FIFO)作为CCD数据流与8051单片机之间的缓存区进行数据缓存,采用CY7C68013接口芯片的GPI接口模式完成控制信号的发送以及实现采集系统与计算机之间的数据高速传输.     

视频图像处理系统CPLD控制和EDMA数据搬移的实现

介绍一种视频图像的采集和处理系统.系统由CCD摄像头、视频解码芯片SAA7111、可编程逻辑芯片CPLD、先进先出FIFO存储器,以及数字信号处理器DSP等组成.详细讨论CPLD对图像采集速度和数量的控制及LEDMA图像数据搬移的实现方法.实践证明,该系统可以精确地控制图像大小,CPU可以专注于图像处理,而频繁的数据从FIFO到外部SDRAM、SDRAM到内部RAM的搬移工作完全交给EDMA在后台实现,提高了图像数据的传输效率,充分发挥DSP的高性能,使得系统设计简捷清晰,调试极为方便.     

多路数据采集系统中FIFO的设计

首先介绍了多路数据采集系统的总体设计、 FIFO芯片IDT7202.然后分别分析了FIFO与CPLD、AD接口的设计方法.由16位模数转换芯片AD976完成模拟量至位数字量的转换,由ATERA公司的可编程逻辑器件EPM7256A完成对数据的缓存和传输的各种时序控制以及开关量采样时序、路数判别.采用FIFO器件作为高速A/D与DSP处理器间的数据缓冲,有效地提高了处理器的工作效率.     

基于USB2.0的轨道电路信号车载采集与分析系统

介绍了一种基于USB2.0的车载采集与分析系统,详细设计了系统的硬件和软件。硬件方面通过对CY7C68013的通用可编程接口(GPIF)控制逻辑的合理设计和芯片内部FIFO的有效运用,实现了在USB设备和主机之间大量数据的高速传输。软件方面采用模块化设计实现了信号的数字滤波、频谱分析、波形显示、存储以及回放。     

多传感器动态参数实时采集与存储方法研究

针对现有的数据采集系统无法兼备通道数多、速度快、实时存储的问题,提出一种基于可编程逻辑器件和大容量Flash的多传感器动态参数实时采集与存储方法。该系统以FPGA为主控制器,实现对模数转换芯片的控制与读取时序;转换后添加校验字节,通过双FIFO缓存方式实现和Flash的高效率数据交互;双Flash实现采集数据备份,增加存储可靠性;双Flash之间总线相互独立,提高数据存储速度;最后通过USB接口实现与上位机的高速数据传递。实验证明:该系统的单通道采样速率可达2MHz,实时存储速率单片Flash可达50MByte/s字节,双片可达100MByte/s,在强振动动态测试环境下,能够可靠地采集传感器的输出信号,采集绝对误差在1 mV以内,数据无误码率。满足振动测量的稳定可靠、精度高、抗干扰能力强等要求。     

基于乒乓操作的异步FIFO设计及VHDL实现

目前的PLD(可编程逻辑器件)例如FPGA(现场可编程门阵列)凭借其灵活、方便、资源丰富的优势在很多领域得到了广泛应用.随着其片内存储资源的增加,把FIFO(先进先出)器件集成到PLD中是一种方便地代替专用FIFO芯片的实现方法.根据异步FIFO的设计方法,引入乒乓操作的设计技巧,给出了一种用FPGA实现异步FIFO的设计方案.     

基于FPGA的多通道高速数据采集系统

为满足某雷达实验平台的需求,设计并实现了一种基于通用串行总线USB的多通道高速数据采集系统。该系统以现场可编程门阵列（FPGA）为核心,利用多组高采样率AD实现多通道高速采集。为保证数据通路的畅通,每通道配备大容量DDR2进行高速数据缓存,并利用DDC降低数据写入速率。系统采用EZ_USBFX2LP系列USB芯片的Slave FIFO接口方式将数据回传至计算机中,由计算机应用程序进行控制、数据采集和波形显示。整个系统由硬件部分、FPGA内部逻辑、USB固件、设备驱动和应用程序构成。经过测试,系统在80MHz采样率下,可以实现中心频率60MHz、带宽10MHz信号的有效采集。测试结果验证了设计方案的正确性和可行性。     

基于多波束风场位移测量法的高速数据采集和处理系统设计

为实现对风场的实时监控,多波束风场位移测量系统对数据采集系统提出了很高的要求。针对实际需求,设计了实现高速数据缓存和传输控制的FPGA芯片,主要包括PLL时钟管理模块、前级FIFO缓冲模块、后级双口RAM存储模块以及FIFO和RAM的读写控制模块等,很好地完成了数据的缓存和异步读取,并且极大简化了A/D芯片接口电路结构和印制电路板设计的复杂性。在开发环境QuartusⅡ6.1中对设计的各个模块分别进行了综合和仿真,仿真结果表明各模块均达到了设计要求。风场位移测量系统成功地对实地风场进行了测量,结果表明高速数据采集系统能够有效地检测出风场中不同距离处的散射回波信号,并据此计算出风速以及风向。     

高速路由器中快速地址查找方案及其实现方法研究

本文提出一种用于高速路由器的IP地址快速查找方案，探讨其实现方法，并对其性能进行了分析和比较。     

32路高速图像合成技术研究

探讨了高速图像采集系统中高速采样缓存的重要性和实现途径,阐述了基于框架式结构的32通道图像数据采集系统中的高速缓存的设计与电路结构,给出了采用FPGA实现通道复用和采集数据预处理,并结合计算机数据采集和显示技术完成对多路图像的显示方案.     

高速数据采集系统中高速缓存与海量缓存的实现

探讨了高速数据采集系统中高速采样缓存的重要性和实现途径 ,阐述了基于ADSP -21065L的并行多通道数据采集板上高速采样缓存的设计与电路结构 ,给出了采用FPGA实现通道复用和采样数据预处理 ,从而构造16MB的SDRAM海量缓存以将高速缓存中的多批次采样数据经AD SP -21065L倒入SDRAM存储的实现方法     

高速切削加工技术的发展与应用

论述了高速切削加工的定义、特点及其应用,并介绍了高速切削加工关键技术的发展趋势.     

一种高速高精度CMOS电流比较器

针对传统电流比较器速度慢,精度低等问题,提出了一种新型CMOS电流比较器电路。我们采用CMOS工艺HSPICE模型参数对该电流比较器的性能进行了仿真,结果表明当电源电压为3V,输入方波电流幅度为0．3uA时,电流比较器的延时为5．2ns,而其最小分辨率仅约为0．8nA。该比较器结构简单,速度快,精度高,适合应用于高速高精度电流型集成电路中。     

低速CPU系统中高速采样与海量缓存的实现

高速数据采集在各工业领域有着广泛的应用,高速、高性能元器件价格昂贵,采购困难.在成本敏感、设计期限紧张的前提下,如何利用常见的元器件,既能满足采样速率的要求,又有较大的缓存空间,是设计人员经常遇到的问题.本文提出了一种高速采样与海量缓存的实现方法,该方法以低速器件的协调工作获得高速的采样率,并可以不受MCU速度与寻址空间的制约.根据本方法设计的电路总体工作频率不高,降低了对单个元器件性能的要求,电路的可靠性大为提高.     

一种带可配置插值滤波器的14-Bit 1-GS/s 数模转换器

A programmable 14-bit 1-GS/s current-steering digital-to-analog converter is presented.It features a selectable interpolation rate(2x/4x/8x) with a programmable interpolation filter.To improve the high-frequency performance,a "fast switching" technique that adds additional biasing to the current-switch is adopted.The datadependent clock loading effect is also minimized with an improved switch control by using a double latch.This DAC is implemented in 65 nra CMOS technology with an active area of 1.56 mm~2.The measured SFDRs are 70.05 dB at 250 MS/s for 120.65 MHz input sine-wave signal and 64.24 dB at 960 MS/s for 56.3 MHz input sine-wave signal,respectively.     

高速转镜式条纹相机同步传感器和速度传感器

分析了高速转镜式条纹相机扫描速度不均匀性的起因,同时介绍了通过光电转换的手段测量扫描速度以及其不均匀性的方法,主要是利用激光的抗电磁干扰及可高速处理的性能得到转镜的时间信息。时间测量的精度达到了±125 ps,比以往的测试方法提高了1个数量级以上,速度测量精度达到扫描速度的0．1％。     

基于FPGA的固态硬盘高速桥接算法及实现

为实现CCD相机高清图像数据的处理,设计了一种基于FPGA的高速桥接平台,提出硬件模块的实现方案.在FPGA内部,使用Verilog HDL对底层电路进行描述;详细阐述了基于FPGA的SATAⅡ接口管理实现方案,给出主机端上电初始化模块和设备端上电初始化模块的状态机设计;说明利用DRP (Dynamic Reconfiguration Port)使SATAⅡ接口向下兼容SATA工接口的实现方法,设计了速度协商状态机.最后在实验平台上通过板级调试,固态硬盘和主机成功通讯,满足SATAⅡ接口的速度要求,可以用作高清图像处理算法的移植平台.     

高速转镜式条纹相机同步传感器和速度传感器

分析了高速转镜式条纹相机扫描速度不均匀性的起因,同时介绍了通过光电转换的手段测量扫描速度以及其不均匀性的方法,主要是利用激光的抗电磁干扰及可高速处理的性能得到转镜的时间信息.时间测量的精度达到了±125 ps,比以往的测试方法提高了1个数量级以上,速度测量精度达到扫描速度的0.1%.