基于SPARC V8的事务级SoC验证平台设计

针对片上系统SoC架构设计和嵌入式软件开发的需求,采用事务级建模方法使用SystemC完成了基于SPARC V8的事务级SoC验证平台的设计.为降低设计复杂度和提高仿真速度,基于解释-执行技术完成SPARC V8处理器指令精确事务级模型建模,并利用SystemC中的分层通道机制完成AMAB总线、中断控制器、UART、定时器等设备的事务级建模.完成事务级SoC验证平台的构建后,使用测试基准程序组Mibench对该验证平台的功能和仿真速度进行了验证.仿真结果证明了其功能正确,并且仿真速度相对于RTL SoC验证平台有大幅度的提高.     

SoC设计语言：SystemC

应用的需求和集成电路工艺的发展促进了复杂的片上系统(SoC)的实现，同时也要求新的设计方法以支持复杂SoC的设计。高效率的软硬件联合设计需要对整个SoC进行更高层次(例如Transaction Level)的抽象以提供更快的仿真速度及更高效率的SoC设计验证方法。本文介绍了一种重要的SoC设计语言：SystemC，以及基于SystemC的Transaction Level模型和使用Transaction Level模型进行SoC的软硬件联合设计的方法。     

基于8位CPU核的混合信号SoC验证技术

教模混合系统芯片（SoC）验证技术是SoC设计中的一个难点。文中基于8051核总线构建一个8位SoC设计验证平台,利用NC-SIM的数字仿真环境和Hsim的模拟仿真环境相结合的方式,对整个混合电路进行验证。该验证环境是建立在IP复用规范的基础上,具有很强的可移植性。同时该环境使用的激励文件和IP可以被一起设计复用,因此在仿真精度和仿真速度都能够得到保障的前提下,可以大大减轻电路混合验证的工作量。通过该混合验证环境,成功设计一个8位SoC芯片,功能和性能指标都达到用户要求。     

基于Pike的模拟/仿真一体化环境

文章介绍了一种模拟，仿真的一体化环境。它在UNIX环境下，基于Pike语言。实际证明,它是一种有效的统一验证环境。它可以大大简化SoC验证的复杂性。对提高SoC设计验证工作的效率，缩短整个SOC设计周期,缩短产品上市时间具有重要意义。     

针对SoC的软硬件联合仿真方法

片上系统(System on Chip,SoC)是芯片设计的发展趋势,仿真与验证是芯片设计中最复杂、最耗时的环节之一。基于传统的数字电路验证方式对SoC设计验证效率低下的问题,提出了一种低耦合度的软/硬件联合仿真方法。软件调试过程的打印信息语句被微处理器仿真模型执行时,将向通用输入输出(General Purpose Input/Output,GPIO)输出相应的字符串,监视器模块检测GPIO的输出,并还原字符串信息,构建了软/硬件联合仿真。SoC设计实践证明,该方法大大减少了仿真的工作量,是一种非常实用有效的SoC仿真方法。     

基于时序逻辑的仿真系统行为验证方法

仿真系统行为可信性评估是一项复杂的任务，需要综合利用多种方法、从多个角度对仿真系统的行为进行验证。针对仿真系统行为验证既需要具有客观性又需要考虑领域专家宝贵经验的需求，借鉴形式化验证技术的思想，提出基于时序逻辑的仿真系统行为验证方法。该方法首先根据真实系统和实测数据，结合专家经验，对所关注的仿真系统行为属性进行提取；其次，利用时序逻辑语言对提取的待验证属性进行形式化描述；然后，运行仿真系统并获得相应的输出数据，利用验证算法自动检验仿真数据是否满足给定的属性，从而实现行为验证；基于对武器装备体系对抗仿真领域的验证属性分析，选取度量区间时序逻辑作为属性的形式化描述语言；最后，通过一个防空对抗仿真系统的验证示例，表明了该方法的有效性。     

C^＊SOC——自动化的SoC仿真验证平台

SoC(片上系统)是IC设计的发展趋势，仿真与验证是芯片设计中最复杂、最耗时的环节之一，实现仿真与验证自动化是芯片设计研究的重要方向。本文首先分析了在SoC设计中存在的一些困难，提出芯片设计需要SoC设计平台的支持，在分析目前设计平台的基础上，推出一个功能强大、自动化程度高的仿真验证平台——C*SOC。最后总结全文并展望SoC设计验证平台的发展方向。     

一种数模混合SoC的系统级后仿真验证平台

针对传统大规模数模混合SoC后仿真验证过慢的问题,提出了一种数模混合SoC系统级后仿真验证平台。该平台充分利用主流EDA工具,在传统Verilog-cdl后仿真验证平台的基础上,将原本网表中耗时长的模块用Verilog模型替换,使用Verilog-cdl-Verilog仿真方法,明显加快了仿真速度。从验证环境搭建、系统脚本设计、仿真接口设计三个方面详述了仿真平台的设计流程,并通过指令集功能的仿真实现,证明了平台的可行性和可靠性。该验证平台有助于缩短大规模数模混合SoC的开发周期。     

基于SoC的AC''''97技术硬件设计

介绍一种在SoC内核仿真环境中设计AC’97音频控制器的方法，着重阐述了所设计的音频控制器以及SoC内核仿真环境的结构和原理。本音频控制器逻辑功能正确，可以与内核协调工作。     

混合信号系统级芯片仿真

1 SoC设计方法的变革SoC芯片已经由数字SoC全面转向混合信号SoC，混合信号SoC中整合了复杂的数字处理器、存储器、数字逻辑、IP、高性能的模拟和混合信号功能、通讯协议、加解密算法、驱动程序、实时操作系统以及应用程序等。因而混合信号SoC成为真正意义上的系统级芯片。混合信号SoC设计中芯片的仿真和验证将成为芯片设计的关键。基于平台的设计（PBD）理念成为SoC致胜的法宝，基于平台的设计方法在进一步光大TDD和BBD确保设计质量、提升设计生产力的同时更加关注广泛的设计复用以及设计层次化。系统级设计，抽象的设计描述，混…     

Learning from Constraints for Formal Property Checking

Constraints are commonly used in both simulation and formal verification in order to specify expected input conditions and state transitions. Constraint solving is a process to determine input vectors which satisfy the set of constraints during constrained random simulation. Even though constraints are used in formal property checking to restrict the search space, constraint solving has never had direct application to formal property checking. There are often many simple, yet powerful, invariants that can be learned from constraint solving during constrained random simulation. These invariants are shown in this paper to significantly simplify the formal verification problem. We use approximate constraint solving to compute an approximate set of valid input vectors. The approximate set of valid input vectors are a strict superset of the set of all legal input vectors. We use BDD techniques to compute these input vectors during constrained random simulation, then process the resulting BDDs for learning invariants which can be used during formal property checking. This paper presents efficient BDD algorithms to learn invariants from the BDDs generated from approximate constraint solving. We also present how these learned invariants can be applied to the formal property checking. Experimental results show that invariants learned during constraint solving can significantly improve the performance of formal property checking with many industrial designs.     

Cohesive Coverage Management: Simulation Meets Formal Methods

It has been advocated by many experts in design verification that the key to successful verification convergence lies in developing the verification plan with adequate formal rigor. Traditionally, the verification plans for simulation and formal property verification (FPV) are developed in different ways, using different formalisms, and with different coverage goals. In this paper, we propose a framework where the difference between formal properties and simulation test points is diluted by using methods for translating one form of the specification to the other. This allows us to reuse simulation coverage to facilitate formal verification and to reuse proven formal properties to cover simulation test points. We also propose the use of inline assertions in procedural (possibly randomized) test benches, and show that it facilitates the use of hybrid verification techniques between simulation and bounded model checking. We propose the use of promising combinations of formal methods presented in our earlier papers to shape a hierarchical verification flow where simulation and formal methods aim to cover a common design intent specification. The proposed flow is demonstrated using a detailed case study of the ARM AMBA verification benchmark. We believe that the methods presented in this work will stimulate new thought processes and ultimately lead to wider adoption of cohesive coverage management techniques in the design intent validation flow.     

Design and verification of a frequency domain equalizer

In this work we provide a methodology for the design and verification of a frequency domain equalizer. The performance analysis of the equalizer is conducted using two methods: simulation based verification in Simulink and System Generator and theorem proving techniques in Higher Order Logic. We conduct both floating-point and fixed-point error estimations for the design in Simulink and System Generator, respectively. Then, we use formal error analysis based on the theorem proving to verify an implementation of the frequency domain equalizer based on the Fast LMS algorithm. The formal error analysis and simulation based error estimation of the algorithm intend to show that, when converting from one number domain to another, the algorithm produces the same values with an accepted error margin caused by the round-off error accumulation. This work shows the efficiency of combining simulation and formal verification based methods in verifying complex systems such as the frequency domain equalizer.     

LotteryBus的设计与实现

为了提高SoC内部总线的性能,优化总线架构.文章提出了一种新颖的LotteryBus总线机制.通过将其与静态优先级及时分复用总线进行比较,介绍了它的特点及其仲裁机制.并且设计和实现了一个4-Masters的LottervBus用于龙芯SoC内部高速总线的改进,功能仿真和FPGA验证证明这一总线机制的可行性和正确性.     

基于XYZ/ADL的Web服务组合描述与验证

Web服务组合是当前Web服务领域的一个研究热点,目前已有一些相关的描述与验证方法,本文从软件体系结构角度研究Web服务组合描述与验证方法.基于软件体系结构描述语言XYZ/ADL和精化检验/模型检测方法,提出了一种Web服务组合的描述与验证方法.XYZ/ADL是时序逻辑语言XYZ/E的扩展,考虑到多数Web服务具有实时特征,采用XYZ/E的实时扩展语言XYZ/RE表示系统应满足的时间约束.针对Web服务组合系统,根据XYZ/RE到时间自动机的映射规则将系统描述转换为对应的时间自动机,分别采用精化检验和模型检测两种技术验证Web服务组合的正确性;最后通过两个实例分析分别阐述了上述方法的可行性和有效性.     

林业信息系统模型检测应用方法研究

模型检测作为一种形式化验证技术已成功应用于硬件以及协议的性质验证过程,目前正转向软件验证领域并逐渐扩展其应用范围。针对特定的森林防火专家系统的知识库规则,研究其所需满足的性质规范的形式化验证问题。首先将规则体描述为状态迁移图,通过引入转换函数对状态迁移图的变迁过程及状态性质进行了有效说明,然后将性质规范描述为相应的时序逻辑表达式,最后通过实例对模型检测过程进行了详细说明,本文的研究成果有效地说明了将模型检测应用于森林防火专家系统等林业信息系统的可行性与正确性。     

数字电路设计中的符号模型检验技术

符号模型检验把有序二叉判定图OBDD技术引入到模型检验中，有效地缓解了状态组合爆炸问题。文章主要介绍了CTL模型检验基本概念和原理，给出了符号模型检验算法，验证了模4计数器的某些特性。     

基于AMBA总线的相控阵雷达波控SoC设计

针对相控阵雷达波控系统高速、小型化、集成化的发展趋势,提出了一种基于ARM核和先进微控制器总线架构的波控片上系统方案,对主要组成模块的设计和验证方法进行了详细描述。验证结果表明,波控片上系统结合了硬件运算模块高速和软件设计灵活的特点,可满足各种相控阵雷达不同工作方式的需求。     

等价性验证在Soc设计中的应用

本文介绍了仿真验证与形式验证的功能,重点讨论了等价性验证在soc设计中的应用及基本流程,分析了等价性验证过程中常遇到的一些问题并给出了解决方案,实验显示,该验证方法可准确快速的发现设计的错误,提高验证效率。