智能机械臂的压电半主动振动控制

以在半主动控制领域具有良好应用前景的压电元件为基础,在受控机械臂上粘贴压电陶瓷(PZT)片,运用基于压电分流阻尼的振动被动控制和基于同步开关阻尼(SSD)技术的半主动控制理论,消耗机械臂振动的机械能,减小结构振动的位移幅度,从而达到振动控制的目的.     

压电元件在悬臂梁多模态振动控制中的应用

基于压电元件的被动控制技术正得到越来越多的重视。该文以悬臂梁为受控结构,深入研究和探讨了RLC电路在多模态振动中控制的应用。具体分析了压电片的最佳粘贴位置和模拟电感的实现等问题,最后给出了串、并联形式的RLC电路在悬臂梁减振应用中的实验结果。     

基于压电双晶片的气动高速开关阀研究

基于智能材料驱动的高速开关阀具有比电磁高速开关阀更好的动静态特性。针对传统悬臂梁结构压电双晶片输出力较小的缺点,该文研究了一种基于压电双晶片的气动高速开关阀,提出了一种简支梁结构固定方式。借助COMSOL对压电元件流固耦合问题进行分析,优化了阀的关键结构参数,并对样机进行了实验研究。实验结果表明,阀的工作频宽达到280 Hz,在压差0.3 MPa的条件下,最大流量为30.7 L/min。     

DSP技术在压电被动振动控制中的应用初探

采用DSP构建合成阻抗电路替代传统的压电分流阻尼电路进行振动控制。详细分析了DSP减振电路的工作原理和实现方法。以根部粘贴有压电陶瓷片的悬臂梁系统为例,给出了DSP减振电路的单模态被动减振的实验结果,并提出了利用DSP减振电路进行多模态被动振动控制的发展方向。     

两路磁开关同步运行技术

磁开关因其优异的特性而被广泛用于固态脉冲功率调制器中,基于磁开关的多脉冲发生器的同步运行对产生更高功率的脉冲具有重要意义。与其他高功率开关相比,磁开关存在一种基于磁耦合机制的被动同步技术。通过耦合线圈相连的磁开关能够被动地减少磁开关之间的抖动,使多个磁开关趋于同步运行。设计了一个两路磁开关同步运行实验,实验结果显示差异为2.2 μs和0.3 μs的2个脉冲在引入磁耦合之后差异分别降至0.6 μs和0.1 μs,表明该磁耦合技术能成倍减少两台装置的输出抖动。此外,还针对磁开关同步运行过程及磁耦合机制进行了合理分析,并开展了基于PSpice的磁开关同步电路仿真研究,提出了一种改进型回转器-电容等效电路模型,该电路模型能有效地重现实验结果,为更深入理解磁开关同步运行技术及分析磁耦合机制奠定了基础。     

基于同步电荷提取的高效多压电能俘获电路设计

本文提出了一种基于同步电荷提取的高效多压电能俘获电路(High Efficiency Multi-piezoelectric Energy Harvesting Circuit Based on Synchronous Electric Charge Extraction,EM-SECE).所提出的电路利用改进的正负峰值检测结构,减小了压电元件(Piezoelectric Transducer,PZT)达到电压峰值处和开关动作之间的相位差,从而提高了单个压电元件的能量收集效率.并且利用单电感的时分复用,实现基于单电感的多个压电元件振动能俘获.所提出电路具有无整流桥结构,且可以实现自供电的特点.实验结果表明,相同实验条件下,单压电EM-SECE电路的俘获功率为标准能量俘获电路(SEH)最大功率的3.09倍;在仅用一个电感的情况下,双压电EM-SECE电路的俘获功率为两个单压电EM-SECE电路之和的97％.     

压电结构测控系统中的电压衰减接口设计

针对压电智能结构在减振降噪领域的应用,基于NI 6343数据采集卡设计了一种无源10×衰减接口,扩大了输入电压范围,解决了基于NI 6343数采卡搭建压电测控实验系统的设计方案。该文首先分析建立了压电元件输出阻抗模型,在此基础上讨论了测试系统负载效应对压电元件输出电压的影响,最后设计了10×接口电路,并分析讨论了其幅频、相频特性。仿真和实验结果表明,所设计的10×接口可以用于直接测量采集的大多数压电元件的输出电压信号,且在1 000 Hz以内均有较高的幅值测量精度。     

结构振动控制中压电阻尼技术研究—压电被动阻尼技术（一）

压电阻尼技术有两种类型：压电被动阻尼技术和压电主动阻尼技术。本文对其中的压电被动阻尼技术进行了研究，结果表明：通过给压电元件并联适当的外部电路，可使压电系统具有与粘弹阻尼材料及动力吸振器相似的物理特性。合理配置电路参数，可以实现最优阻尼比。     

微环音振荡压电发电机同步电荷能量采集方法

能量采集效率是引信微环音振荡压电发电机能否得到应用的关键之一。在经典能量采集电路和填谷能量采集电路的基础上,采用同步电荷能量采集法,基于脉冲宽度调制技术,设计了一种较高能量采集效率的同步电荷能量采集电路,由微动开关精确控制转移电能时间。理论分析和实验模拟的结果表明,开关精确控制转移电能时间的同步电荷能量采集电路,其输出功率最大且与负载无关,这将有利于微环音振荡压电发电机在不同型号引信中的应用。     

电流传输器模拟电感的设计及其在振动控制中的应用

通过电流型运算放大器组成第二代电流传输器与RC元件实现模拟电路的设计,由此搭建压电分流阻尼系统控制机械结构振动.通过软件仿真测试模拟电感电路设计的正确性,并以根部粘贴压电陶瓷片的固支梁结构为例,对该结构的第三阶模态振动控制进行了实验研究和分析,结果表明:所设计的新型压电分流电路具有良好的减振效果.     

基于FPGA的固态硬盘控制器的研究与设计

随着Flash存储芯片性价比越来越高,基于Flash存储芯片的固态硬盘已成为手持电子终端设备中的主流存储设备,并已开始大举进入笔记本计算机等领域.固态硬盘控制器是固态硬盘的核心部件,固态硬盘控制器性能的好坏直接决定固态硬盘的好坏,由于FPGA具备可编程、设计灵活性、设计周期短、可在线升级等优点,本文研究基于FPGA的16通道、双核固态硬盘控制器.     

基于PCRAM数据页聚簇的缓冲算法

针对Flash写前需擦除,读写I／0开销不均衡等固有缺陷,研究面向闪存缓冲区管理,对提高基于Flash的固态硬盘（Solid State Disk,SSD）访问性能以及降低系统功耗具有重要理论意义和应用价值。文章提出了一种新型存储架构,并实现了一种适用于SSD的基于相变存储器（Phase Change Memory,PCRAM）数据页聚簇的缓冲算法。文章中详细介绍了基于PCRAM聚簇的缓冲算法关键技术及原理,充分阐述算法相关元数据、存储数据、FTL管理与控制以及详尽分析了缓冲算法的读、写操作控制原理,最后通过F1ashSim仿真平台实现SSD写缓冲。基于仿真结果与传统缓冲算法性能比对,分析得出该缓冲算法可降低SSD随机写次数和SSD数据存储分散性,并提升SSD响应速度,降低系统功耗。     

SSD在便携式消费类电子产品领域的应用

SSD以flash为存储核心,是近年来新兴的存储介质.它具有体积小、读写速度快、抗震、防潮防辐射、宽温度领域工作等特点,是便携式消费类电子产品绝对的最佳选择,同时也是在某些行业、某些特殊工作环境的唯一选择.文章阐述了SSD在便携式消费类电子产品领域的应用.     

具有亚表面损伤层基底表面的激光减反膜设计

光学材料的亚表面损伤层（SSD）是激光光学领域内的研究热点之一。亚表面损伤层的存在将导致其表面薄膜特性发生变化,尤其是在高精度低损耗激光薄膜的设计与制造中亚表面损伤层必须给予考虑。文中研究了亚表面损伤层的物理特性,并借助于椭圆偏振仪测量基底表面的椭偏光谱,反演计算出SSD 的物理厚度和折射率梯度。通过计算得到了亚表面的深度和梯度对激光减反膜反射率光谱的影响,证明了亚表面深度对反射率的影响具有周期效应。在考虑亚表面损伤层的深度和梯度存在的基础上,对激光减反膜的设计进行了理论修正,数值实验结果证明通过膜系的修正可以实现633 nm 处的零反射。     

基于改进SSD的轻量化小目标检测算法

为提高SSD目标检测算法的小目标检测能力,提出在SSD算法中引入转置卷积结构,采用转置卷积将低分辨率高语义信息特征图与高分辨率低语义信息特征图相融合,增加低层特征提取能力,提高SSD算法的平均精准度。同时针对SSD算法存在模型过大,运行内存占用量过高,无法在嵌入式ARM设备上运行的问题,以DenseNet为基础,结合深度可分离卷积,逐点分组卷积与通道重排提出轻量化特征提取最小单元,将SSD算法特征提取部分替换为轻量化特征提取最小单元的组合后,可在嵌入式ARM设备上运行。在PASCAL VOC数据集和KITTI自动驾驶数据集上进行对比实验,结果表明改进后的网络结构在平均精准度上得到明显提升,模型参数数量得到有效降低。     

SSD技术及应用

详细介绍了SSD的技术现状以及传统硬盘与SSD的比较,对主要性能指标进行了说明:分析了影响SSD技术发展的五个方面:Flash、主控、Firmware部分、Software方面、操作系统方面;阐述了SSD的应用行业和未来发展.     

基于改进SSD的X光图像管制刀具检测与识别

以安检X光图像管制刀具自动检测识别系统为研究对象,针对原始SSD(Single Shot MultiBox Detector)算法对浅层特征图表征能力不强,在训练阶段小目标特征逐渐消失,检测精度与实时性不佳,存在对安检危险品中管制刀具等小目标漏检误检等问题,从两个方面对原始SSD进行改进:一方面,用抗退化性能更强的ResNet34网络替换SSD中的基础网络VGG16,构建SSD-ResNet34网络模型,对基础网络后三层作卷积并进行轻量级网络融合,形成新的低层特征图;将网络部分扩展层作反卷积,形成新的高层特征图。另一方面,采用跳跃连接的方式将高层特征图和低层特征图进行多尺度特征融合。经实验分析,改进后的算法对X光图像管制刀具等小目标的检测精度和速度均有明显提升,且算法鲁棒性好,实时性良好。在VOC2007+2012通用数据集上,改进SSD算法的检测精度比SSD算法高1.7%,达到了80.5%。     

基于CPCI总线的雷达终端系统实现

无源雷达由于其特殊的体制,对肩负着数据处理和显示控制等任务的无源雷达终端系统提出了更高的要求。文中介绍一种基于CPCI总线的无源雷达终端系统,满足了无源雷达高速、大容量数据处理及传输的要求。     

Novel Co-Design of NAND Flash Memory and NAND Flash Controller Circuits for Sub-30 nm Low-Power High-Speed Solid-State Drives (SSD)

As the cell size of the NAND flash memory has been scaled down by 40%–50% per year and the memory capacity has been doubling every year, a solid-state drive (SSD) that uses NAND as mass storage for personal computers and enterprise servers is attracting much attention. To realize a low-power high-speed SSD, the co-design of NAND flash memory and NAND controller circuits is essential. In this paper, three new circuit technologies, the selective bit-line precharge scheme, the advanced source-line program, and the intelligent interleaving, are proposed. In the selective bit-line precharge scheme, an unnecessary bit-line precharge is removed during the verify-read and consequently the current consumption decreases by 23%. In the advanced source-line program scheme, a hierarchical source-line structure is adopted. The load capacitance during the program pulse is reduced by 90% without a die size overhead. As a result, the current consumption is reduced by 48%. Finally, with the intelligent interleaving, a current peak is suppressed and a high-speed parallel write operation of the NAND flash memories is achieved. By using these three technologies, both the NAND flash memory and the NAND controller circuits are best optimized. At the sub-30 nm generation, the current consumption of the NAND flash memory decreases by 60% and the SSD speed improves by 150% without a cost penalty or circuit noise.