首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 62 毫秒
1.
冯国兴 《现代电子技术》2012,35(9):179-180,190
该设计通过谐波混频的方式实现常规分频式锁相环所难以实现的低相噪指标。在理论分析的基础之上,提出微波低相噪锁相环设计方案,制定实际电路结构,通过对电路的调试达到在5.5GHz频点输出-111.30dBc/Hz@10kHz的相噪指标和-67.33dBc的杂散指标。验证了通过谐波混频的方式实现微波低相噪锁相的可行性。  相似文献   

2.
频率合成器是现代电子系统的重要组成,本文采用同轴陶瓷介质振荡器(CRO)进行了压控振荡器(VCO)设计,给出了频率合成器的实现原理和设计方法,实现了低相噪的频率合成器模块,并对其性能进行了测试。  相似文献   

3.
低相噪毫米波源的研制   总被引:1,自引:0,他引:1  
介绍了一种毫米波低相噪源的设计方法,采用PDRO和倍频电路方案,对本微波源的相位噪声和频率稳定度进行了分析,并简要介绍了PDRO的设计,对研制成的实物进行了测试,达到了设计要求的指标。该毫米波源的相位噪声≤-95dBc/Hz@10kHz,频率稳定度Δfout/fout≤1×10-8,杂波抑制比rs≤-75dBc。该毫米波源具有相位噪声低、体积小、Q值高、频率温度稳定性好等优点,具有广阔的应用前景。  相似文献   

4.
本文详细介绍了一种S 波段小体积、低相噪、低杂散的锁相源。该锁相源采用取样锁相技术和高Q 值同轴介质压控振荡器实现了低相噪、低杂散的特性。通过集成倍频和滤波器,还可输出C 波段信号。  相似文献   

5.
对基于注入锁定的正交压控振荡器(QVCO)电路进行了研究和分析,设计了一个低相位噪声、低相位误差的QVCO电路,该电路由两个电感电容压控振荡器(LC VCO)在正交相位进行超谐波耦合,通过一个频率倍增器在交叉耦合对的共模信号点注入同步信号.通过对相位误差公式的推导,提出了降低相位误差的方法,由于该电路在共模点采用二倍频取样,抑制了尾电流的闪烁噪声,降低了相位噪声.电路基于TSMC 0.18 μm互补金属氧化物半导体(CMOS)工艺实现,测试结果表明,当谐振频率从4.5 GHz调谐到4.9 GHz时,在电源电压为1.8V时,电路消耗功率为13 mW,1 MHz频偏处的单边带(SSB)相位噪声为-129.95 dBc/Hz,与传统的QVCO相比,噪声性能得到了改善.  相似文献   

6.
Ku波段低相噪锁相介质振荡器   总被引:2,自引:1,他引:1  
宋红江  尹哲 《半导体技术》2008,33(7):622-625
应用取样锁相技术对Ku波段低相噪锁相介质振荡器进行了研究,对取样锁相技术的工作原理和电路特性进行了分析,阐述了取样锁相环路的设计过程.对制成的实物进行了测试和调试,取得了预期的相位噪声指标.实验结果表明,该取样锁相源的频率为17GHz,输出功率≥10dBm,杂波抑制比≥70dBc,相位噪声-103dBc/Hz@1kHz, -107dBc/Hz@10kHz, -110dBc/Hz@100kHz, -128dBc/Hz@1MHz.  相似文献   

7.
95GHz低相噪锁相源技术研究   总被引:1,自引:1,他引:1       下载免费PDF全文
基于毫米波锁相源相位噪声理论,明确指出采用低相位噪声的微波频率源可以有效改善毫米波锁相源相噪指标。利用低相位噪声的微波倍频源,结合谐波混频方式,设计出95GHz低相位噪声锁相频率源。测试结果表明,其相位噪声可以低至-90.44dBc/Hz@10kHz,验证了该设计方案的可行性。  相似文献   

8.
本文介绍利用双环锁相实现6mm波段低相噪固态源的设计和实验结果及其在3mm波段全相参雷达中的应用。  相似文献   

9.
10.
宋学峰  何庆国 《半导体技术》2010,35(11):1126-1129
针对高的相位噪声指标要求,对取样锁相介质振荡器进行了研究.通过相位噪声分析,明晰了采用介质振荡器与取样锁相技术降低相位噪声的机理,并分别对介质振荡器与锁相环路进行了设计.设计中,应用HFSS与ADS对介质振荡器进行了联合仿真,体现了计算机辅助设计的优势.最终研制出17 GHz锁相介质振荡器,测试结果为:输出功率13.1 dBm;杂波抑制>70 dB;谐波抑制>25 dB; 相位噪声为-105 dBc/Hz@1 kHz,-106 dBc/Hz@10 kHz,-111 dBc/Hz@100 kHz,-129 dBc/Hz@1 MHz.  相似文献   

11.
蒋小强  石玉  苏安刚  赵宝林 《电子科技》2014,27(6):39-41,45
分析了锁相环频率合成器与数字直接频率合成器的原理,阐述了二者性能的优劣。并在此基础上设计了一款低相位噪声的采样时钟源。该频率源结合锁相环和直接数字频率合成器的优势,在75 MHz时相位噪声可达-119 dBc@1 kHz、-116 dBc@100 kHz。  相似文献   

12.
X波段四次谐波混频器及相位改进设计   总被引:1,自引:1,他引:1  
一种基于肖特基反向并联二极管对的X波段4次谐波混频电路仿真设计.在设计过程中发现,本振或射频功率的微小变化可能引起中频功率较大波动.针对这一发现,对整个系统进行了改进研究.测试结果证实了改进设计的可行性及良好的性能.  相似文献   

13.
设计了一种基于跨导互补结构的电流注入混频器,通过在吉尔伯特混频器电路的本振开关管源极增加PMOS管形成电流注入电路减小本振端的偏置电流,改善电路的闪烁噪声和增大电路的增益.采用SMIC 0.18μm标准CMOS工艺设计.在本振(LO)信号的频率为1.571 GHz,射频(RF)信号频率为1.575 GHz时,混频器的增益为17.5 dB,噪声系数(NF)为8.35 dB,三阶交调截止点输入功率(IIP3)为-4.6 dBm.混频器工作电压1.8 V.直流电流为8.8 mA,版图总面积为0.63 mm × 0.78 mm.  相似文献   

14.
采用0.35μm-BiCMOS-SiCe工艺,设计了单片集成的低相位噪声差动压控振荡器。在电路设计中,需要的在VCO的三个主要性能参数:可调范围、功耗、相位噪声间作出折中的考虑。最终设计的VCO电路工作电压为3.3V,核心电路的功耗为10mV。在1MHz频率偏移下的相位噪声为-114dBc/Hz。振荡频率范围为5.825GHz~5.065GHz,相应的调谐电压为0~2.2V。最后得出结论:0.35μm-SiGe的性能优于0.18μm- CMOS的性能  相似文献   

15.
针对Ka和Ku波段上、下变频装置对微波振荡器低相位噪声和小型化的要求,该文采用单环锁相式频率合成技术完成了微波振荡器的设计,并对锁相环的相位噪声进行了理论计算。分析了鉴相频率、鉴相器灵敏度和环路带宽对锁相环输出相位噪声的影响,根据分析结果对微波振荡器电路参数合理选择,同时兼顾了低相位噪声与小型化的设计要求。测试结果表明,振荡器的相位噪声指标与理论计算一致,各项指标均达到要求,可满足实际工程应用。  相似文献   

16.
设计了一个用于移动通信中继站的低相位噪声压控振荡器(VCO)。该VCO采用了考皮兹结构,谐振器使用LC器件,放大器件使用双极结型晶体管(BJT)。其频率调动范围为730~840 MHz,压控灵敏度为22 MHz/V,输出功率为10.7 dBm。在800 MHz中心频率处,其实测相位噪声分别为-99.42 dBc/Hz@10 kHz,-116.44 dBc/Hz@100 kHz,-135.06 dBc/Hz@1 MHz。提出了一种采用基极低频滤波的办法消除VCO的杂散频率,整个测试频段内观察不到明显的杂散。阐述了VCO相位噪声的主要来源,给出了低噪声VCO的设计方法。理论计算,仿真结果和实物测试取得了一致的结论,对低噪声VCO的设计提供了一定的参考。  相似文献   

17.
王旭  刘成 《中国集成电路》2008,17(11):39-46
近年来CMOS图像传感器在医疗和工业CT等领域中得到了越来越广泛的应用。作为CMOS图像传感器的前端处理电路,多通道积分器阵列的性能参数直接决定了传感器的成像质量并成为该领域的研究热点。本文的主要研究内容是低噪声探测器的研究。对芯片的测试结果表明,低噪声探测器的电路设计和版图设计均取得初步成功,基本达到预期的设计目标。  相似文献   

18.
设计一种工作在1.2 V低电源电压下的折叠混频器。混频器电路采用折叠结构和电流复用技术,降低电源电压,减小直流功耗,降低噪声、提高增益和线性度。跨导级采用交流耦合互补跨导进一步降低电源电压。混频器设计基于SMIC0.18μm标准CMOS工艺。仿真结果表明:输入射频频率和输出中频频率为2.5 GHz和100 MHz时,IIP3为3.857 dBm,NF为5.257 dB,转换增益为9.787 dB,功耗为5.22 mW。  相似文献   

19.
超低相位噪声LC压控振荡器的设计   总被引:2,自引:0,他引:2  
研制出了超低相位噪声压控振荡器,在保证调谐范围的前提下,采取各种措施有效降低了压控振荡器的相位噪声.设计的压控振荡器采用普通环氧板材,表面贴装工艺,国际标准封装,成本低、人工调试量小,适合规模生产.结果表明该产品的频率为796~857 MHz,调谐带宽61 MHz,调谐电压1.8~4.5 V,调谐灵敏度22.5 MHz/V,相位噪声达到-115 dBc/Hz@10 kHz,产品已达到国际各大同类产品的水平.  相似文献   

20.
郭本青  文光俊 《微电子学》2012,42(2):210-214
提出一种适用于零中频接收的WLAN混频器,采用折叠结构降低开关对的偏置电流,以得到良好的闪烁噪声性能;通过在混频器的驱动级引入辅助管,并优化其衬底电压和尺寸来抵消跨导管的非线性,进而提升电路的线性度.利用Volterra级数辅助分析制约线性度特性的限制因素.基于Chartered O.18 μm CMOS工艺的Spectre-RF仿真表明,电路在WLAN的2.4 GHz频段具有良好的电学性能,噪声系数为8.6 dB,闪烁噪声角为105 kHz,IIP3为5.8 dBm,芯片整体功耗为10 mW,核心电路占用面积为0.09 mm2.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号