共查询到20条相似文献,搜索用时 781 毫秒
1.
2.
3.
形实转换(Thunk) Win32s/Win32 API是应用程序通向Windows NT的阶梯。在Windows NT中,应用程序工作于用户方式,只有核心方式的设备驱动程序运行在特权级并能够访问硬件设备。Win32不支持Windows NT的设备驱动程序方式,同时,为了与Windows NT实现二进制兼容,Win32应用程序不应在程序中直接访问硬件设备。 但是,在16位应用程序向32位移植的过程中,遗留了大量的无法立即更新的16位设备驱动程序。许多32位应用程序仍然依赖16位设备驱动程序或Win16 API中的函数。以Windows 95关机程序为例,它就是一个32位和16位的混合体。16位API和16位设备驱动程序程序不会由于操作系统的升迁而立即消失,相反,它们仍会在相当长的时期内继续存在。 相似文献
4.
Sandhya Mallikarjun 《今日电子》2007,(2)
最近面市的32位MCU具有包括闪存、ADC和其他功能在内的一整套集成外设,而且处理能力也得到了增强。这些新型的MCU为家电应用、消费电子产品和网络安全应用提供了高性能、低成本的解决方案。与16位MCU相比,32位MCU在价格上仅高出一点点,但却可以在很多应用领域发挥更大的作用。例如,在低功耗应用领域,许多基于RISC结构的32位设备的功耗仅与16位MCU相当。而且,这些MCU的封装也更小,在许多空间受到限制的应用中,元器件的尺寸和功耗将不再是应用的障碍。大多数新型的32位MCU是基于RISC结构设计的,而另外一些则是基于CISC结构设计… 相似文献
5.
6.
《微电子技术》2000,(3)
日立制作所已把作为笔记本PC和手提式信息设备主存储器应用的多芯片封装256M同步DRAM(SDRAM)“HM5225645FEP-B60(×64位结构)”、“HM5225325FEP-B60(×32位结构)”在工业领域实现了产品化,已开始出售样品。由于采用了在一个衬底上装入4枚芯片的COB技术,所以在一个管壳中实现了多位结构和大容量二者并存的优点。在64位结构产品中将使用4个×16位的64M位SDRAM,在×32位结构产品中使用4个×8位的64M位SDRAM。据此,存储总线宽度,在64位/32位的系统中以本产品一个就可实现32M位的存储容量。多芯片封装2… 相似文献
7.
描述了一种新型的高性能高能效SIMD乘法阵列的结构.该乘法阵列支持同时执行1个64位乘法,4个32位乘法或16个16位有符号/无符号乘法.通过修改乘法算法实现结构,提高了乘加单元的面积复用度,在较小的面积和性能开销下实现了上述功能.并引入了"溢出补偿技术"解决了复数矩阵乘法运算的判溢出问题.通过牺牲非关键路径上短位宽乘法性能,提高关键路径上高位宽乘法性能.所述结构与文献[1]中乘法簇结构相比,64位乘法延时减少3.65%,面积降低3.92%,功耗提高5.71%. 相似文献
8.
与美国军用标准-1750A指令组的需要相适应的L64500CPU芯片为一个32位结构,能控制16,24和32位操作。除了注意各种整数形式外,这种芯片还能用16或32位方式或一个扩展的48位方式进行定点和浮点的数学运算。该器件由标准单元所组成,兼有数据,指令和I/O处理功能。一块姊妹电路MBU(L64550存贮控制和程序块保护单元)合并了1750A技术要求中的存贮控制、程序块保护、总线判断和几个任选功能。这两种芯片是采用1.5μm、两层金属CMOS工艺来制造的,其工作频率为15到25MHz。目前这种元件采用144脚、管脚 相似文献
9.
10.
介绍了一种应用于ARM处理器的增强DSP功能乘加单元。为了减小乘加指令的周期数,采用了两个并行16×16位乘加单元构成的单指令多数据(SIMD)结构,可以通过适当的配置支持16到32位的各种乘加运算以及16位的复数乘法。理论分析表明,这种乘加单元与传统的单指令单数据(SISD)结构相比在周期数上有明显的减小。尤其对于16位乘加及16位复数乘法,其所需周期数分别只有ARM1022E的1/4和1/3。0.35mm的标准单元库实现表明该乘加单元可以工作在120MHz,使得其非常适合数字信号处理的应用。 相似文献
11.
12.
本文结合教学实践探讨了基于32位结构"微机原理"课程的教学方案,介绍了如何选择和取舍16位/32位教学内容作为课程的主体教学内容,最后说明了接口技术应用硬件实验的实验系统特点。 相似文献
13.
当前随着嵌入式设备的发展,各种需求相应出现,如,更高性能、更低功耗、进一步提高代码效率、对现有产品的继承性及更高的集成度等.而据瑞萨预测:2015年,32位MCU市场将成为4/8/16位MCU市场中的最大市场,与此同时4/8位MCU市场规模下降、16位MCU市场则稳步上升.为满足市场需求,瑞萨着手开发伞新的16及32位CPU内核,并于日前举办的2008瑞萨论坛上,推出伞新的RX系列CISC CPU内核. 相似文献
14.
《电子设计应用》2003,(8)
十几年前,拥有16/32位嵌入式RISC微处理器内核技术的ARM公司在英国剑桥诞生了。迄今为止,ARM已向全球100多个领先的半导体公司设计并授权了其微处理器IP,业内众多的数字电子产品都是基于ARM的内核架构。以当前的无线通信为例,8成市场份额为采用ARM技术的产品所占据。据In-Stat有关部门的预计,到2006年,含有ARM内核架构的电子产品将占相关市值的2/3强。ARM中国总裁谭军先生在与我交谈时提到:“实际上,ARM的IP技术包括芯片内核,结构延伸、软件开发工具和SoC解决方案等许多种。ARM的16/32位嵌入式微处理器内核技术是企业技术领… 相似文献
15.
16.
《电子器件》1980,(Z1)
具有16个数字可控支路的单片实时可编程序横向滤波器,按两个滤波器结构所组成,其中一个具有32个对称功能负荷另一个有16个非对称负荷。滤波器的NMOS结构供给各种适当的旋转及有关的信号处理,这样的信号处理在功率耗散、计算速度、尺寸和性能方面具有最佳的折衷方案。 器件性能通过斗链式电荷耦合器件(BBD)和现代化的开关电容器技术两者的结合来实现。用带有16个乘法数字模拟转换器(MDAC)按管系结构来构成32个斗(?)器件,每个斗链器件对有一个MDAC。图1表示了这种情况。注意,这种结构是用于32支路的对称滤波器。电荷再分配MDACS使输入信号经过一套二进制负荷的开关电容器倍增。一个8位正(加)号静态RAM控制开关,以便给MDAC一个9位乘法分解。每个 相似文献
17.
18.
32位操作系统的保护机制限制了用户态应用程序对端口的直接访问。文章讨论了I/O管理器的结构、内核态设备驱动程序模型及实现原理。在屏蔽位矩阵IOPM硬件保护技术的基础上,重点分析了基于WDM驱动程序对I/O端口的访问方法,并给出了程序实例。实际应用表明,此方法具有较强的I/O端口管理能力。 相似文献
19.
摩托罗拉推出第一批新型混合控制器系列——56F8300系列。56F8300系列将信号处理、快速闪存和时钟速度集成到一个16位的数据包内, 解决了单一产品局限性问题。在原属于32位微控制器(MCU)的应用领域,汽车和工业设计人员如今可以使用这批装置。56F8300具备DSP纷繁夺目的性能,并增加了微控制器的易于控制功能。56F8300系列的基本特征:60MHz/MIPS的速度、32位的性能、16位的编码密度,以及一系列耐极限温度的芯片。1 有实力就能走得更远--匹配 高性能和更简单设计56F8300系列保留了MCU固有的系统设计简便性。无需使用任何加速度技术,56… 相似文献
20.
实时信号处理系统要求数字信号处理器具有更高的速度和更低的功耗。文章提出的新型乘法累加器,具有在不同模式下分别处理16位与32位数据。或16位与32位数据混合运算能力。本运算结构采用由三个16位乘法器重构一个32位运算单元,可调用其中一至三个乘法累加模块处理不同精度的数据达到了高速度、低功耗的设计要求。在32位工作模式下数据处理速度可以达到16位乘累加器的水平。 相似文献