基于平台的SoC技术

本文介绍了基于平台的SoC技术，对其关键技术进行了介绍，比较了基于平台的SoC技术与传统IC技术的异同。     

深亚微米SoC设计实例

本文介绍了深亚微米SoC设计的关键技术，并给出了基于平台的SoC技术而设计的一个实际SoC产品——32位税控收款机专用芯片CCM3118。     

超深亚微米导航SoC芯片的低功耗策略

作为导航技术发展的主要方向之一,导航 SoC 芯片的功耗对系统各方面有巨大的影响。本文对 SoC 芯片的动态功耗、静态功耗和存储器功耗从原理上进行了分析,并从系统级、行为级、RTL 级、门级和物理级分别研究了低功耗设计实现技术。     

深亚微米SOC芯片分层设计方法

根据深亚微米SOC设计的特点和需求,提出了一种新的基于模块的全芯片分层设计方法,它把系统架构、逻辑设计以及物理实现有机结合到一起.通过渐进式时序收敛完成芯片的层次规划,并最终达到一次实现芯片级的时序收敛,大大提高了深亚微米SOC设计的效率,并在实际设计之中得到了有效验证.     

浅谈SoC 设计中的软硬件协同设计技术

集成电路制造技术的迅速发展已经可以把一个完整的电子系统集成到一个芯片上即所谓的系统级芯片（System-on-chip,简称SoC)，传统的设计方法是将硬件和软件分开来设计的，在硬件设计完成并生产出样片后才能调试软件，本文介绍了针对于系统级芯片设计的软硬件协同设计技术（co-design)的概念和设计流程，同时借鉴实际设计经验讨论了软硬件协同设计中所需注意的技术问题。     

基于SoC的IP产业

片上系统(SoC)是当今微电子技术的发展方向,而具有自主知识产权(IP)的集成电路(简称IP)设计重用技术成为提高SoC设计效率、缩短设计周期的关键因素.文中从IP的标准化、质量保证及应用服务3个方面介绍IP设计商如何抓住这一商机,使我国IP产业得以迅速发展,从而拉动了我国IC设计业,最后提出了可供IP供应商借鉴的一些成功经验.     

深亚微米SoC芯片设计及其供应链的管理

对于深亚微米单片系统(SoC)的设计,除了拥有经验丰富的设计团队外,成功的芯片设计还需要如下几个方面的准备和整合:1、先进的设计工具及可靠的设计方法;2、适当的IP(包括IP提供商及其IP的选择)和可靠的Library(包括Library提供商的选择);3、Foundry及其工艺的考虑和选择。     

深亚微米工艺下系统芯片低功耗技术

功耗问题将成为系统芯片发展的一个瓶颈.影响深亚微米工艺下系统芯片的功耗因素比较多,论文从不同的层次对功耗进行分析,找到影响电路功耗的主要因素.对系统芯片而言,其电路规模比较大,工作模式复杂、工作速度较高,因此全面降低芯片功耗是设计者在规划时就必须考虑的重要因素.文中以实际设计的系统芯片为例,从系统级、电路级、逻辑级等不...     

SoC片上总线综述

随着以IP核复用为基础的SoC设计技术的发展,工业界及研究组织积极从事相关IP互联标准方案的制定工作,从目前的研究和发展看,影响力较大的有IBM公司的CoreConnect、ARM公司的AMBA和SilicoreCorp公司的Wishbone。基于现有IP互联接口标准技术的发展现状,本文对这三种SoC总线技术进行了详细介绍。     

SoC与IP复用及其发展策略

介绍SoC的特性和应用以及IP的芯核与复用技术，并提出我国发展SoC和IP核的策略。     

面向可重用SoC设计的片上总线

引言随着深亚微米技术的发展和应用,工艺上已经允许设计包含几亿个晶体管的芯片。运用这种工艺,完全可以实现在一块芯片内集成一个系统,即所谓的SoC,这样必然使芯片的设计方法也随之发生变化。复杂芯片的设计中最常用的方法是可重用设计。目前,设计人员面临的挑战已经不再是是否有必要采用可重用设计方法,而是如何使用可重用设计方法,从而使它在设计过程中发挥更高的效率。可重用设计的总线标准如何在实际设计时更有效地对各种IP核进行互联是可重用设计方法关注的一个重要问题。如果在设计中采用自定义总线,可能会得到比较优化的性能,但是…     

基于AMBA架构的SoC芯片验证的方法

当集成电路设计规模不断扩大,复杂度越来越高,片上系统(SoC,System-on-Chip)实现的功能越来越强大的时候,SoC芯片的功能验证逐渐成为设计中的瓶颈。本文提出了一种使用Synopsys公司的AMBA验证IP对基于AMBA(Advanced Micro-controller Bus Architecture)总线架构的SoC芯片进行功能验证的方法。     

深亚微米芯片设计中相位噪声的讨论

文章以相位噪声（Jitter)为核心讨论芯片设计领域深亚微米效应理论，文章在介绍相位噪声的定义，定量描述，来源以及前人的研究工作耻，提出了建立相位噪声的软件仿真环境及给出相应判据的解决思路，以期指导高速发展的超大规模集成电路设计技术的提升。     

IP核的重用与基于平台的SoC设计(上)

为了让更多的读者深入了解系统芯片(SoC)的设计方法,更快地在我国电子设计界组织和推广基于平台的SoC设计方法,作者综述了IC设计方法的发展历史,介绍了SoC芯片设计与IP软核、固核和硬核设计的关系.通过对IP核的要求和对SoC设计环境的介绍,作者展示了几十万门到几千万门组成的系统芯片设计是如何分步骤完成的.我国电子设计界还需要做哪些努力,才能孵化出数目众多的自主IP核开发服务公司,以此为基础营造自己的IP交易平台,从而以更低的成本逐步占领世界高端系统芯片产品的设计市场,为国产电子系统整机设备提供更多的具有自有知识产权模块的SoC芯片.     

深亚微米下系统级芯片的物理设计实例

深亚微米下芯片的物理设计面临很多挑战,特别是对于超大规模的SOC,比如互连延迟(Interconnect delay)、信号完整性(SI)、电压降(IR-Drop)与电迁移(EM)、第三方IP集成,等等.应对这些问题,在后端设计流程上要有新的方法.文章以一块0.18 μm工艺下200万门无线数据传输芯片的物理设计为例,介绍了其中的关键设计步骤和一些解决问题的方案,可为其他类似的设计提供参考.     

深亚微米芯片设计的研究

为了满足深亚微米芯片的高速性能,一方面要精确地定位电路各部分的延迟模型,另一方面必须把实际布图后互连延迟信息返标到逻辑综合环境。研究了亚微米芯片设计中的时序模型,线网的负载模型及ＥＤＡ工具上的实现过程,并给出了设计流程。     

SoC设计语言：SystemC

应用的需求和集成电路工艺的发展促进了复杂的片上系统(SoC)的实现，同时也要求新的设计方法以支持复杂SoC的设计。高效率的软硬件联合设计需要对整个SoC进行更高层次(例如Transaction Level)的抽象以提供更快的仿真速度及更高效率的SoC设计验证方法。本文介绍了一种重要的SoC设计语言：SystemC，以及基于SystemC的Transaction Level模型和使用Transaction Level模型进行SoC的软硬件联合设计的方法。     

SoC中的IP核同步设计方法

基于对IP核复用的集成效率考虑,针对片上系统的设计特点构造了一种新型的IP核模型.该模型包括用于描述IP核的延迟信息的时序接口模块、多时钟域适应的再同步接口模块和IP功能描述模块.然后给出了该模型在片上系统中的集成方法.实际电路综合结果表明,和现有IP核集成相比,应用该模型进行片上系统集成,设计效率可以提高近30%,性能提高约15%.     

SoC设计平台及应用实例

本文介绍了深亚微米SoC设计的关键技术、详述了苏州国芯的SoC设计平台--CSOC300的功能和基本原理,对平台中的软硬件协同仿真和验证进行了重点分析,并应用该平台成功的设计了一个产品--32位USB2.0控制器系统芯片CCM3106,对该款芯片的功能和结构进行了简要介绍.