采用Tensilica Dataplane数据处理器进行高速通信芯片设计

Applied Micro（Nasdaq：AMCC）采用了Tensilica Xtensa LX Dataplane数据处理器（DPU）进行其最新的高速通信芯片设计。     

Tensilica公司Xtensa处理器支撑下一代移动HDRadio技术

Tensilica公司日前宣布其Xtensa可配置处理器被应用于三星HDRadio基带芯片组中。该基带芯片是iBiquityDigital公司使用Tensilica处理器实现。iBiquityDigital公司是HDRadio技术的开发商和授权商。iBiquityDigital公司的芯片集成封装了内存、SDRAM和FLASH。包括RF功能在内,该低功耗芯片组的总功耗仅为150mw,使其广泛适用于模拟和HDRadio技术下的各种电池供电的便携式AM／FM广播设备。     

u-Nav Microelectronics公司在便携式GPS系统中选用Tensilica公司Xtensa处理器内核

美国加州Santa讯：作为能够为SoC自动设计实现针对应用而优化定制的可配置处理器的Tensilica公司日前宣布，领先于世界超低功耗全球定位系统（GPS）的u-Nav Microelectronics公司选择Xtensa可配置处理器内核用于下一代GPS便携设备的设计，该设计将面向诸如移动无线手持设备和消费类电子的便携式应用。     

Tensilica授权NEC使用Xtensa处理器

Tensilica公司日前宣布,授权日本NEC公司将Xtensa LX2可定制处理器用于新一代移动电话基带SOC设计。NEC将使用多款Xtensa处理器配置进行基带SOC研发。     

台积电和ARM合作降低65纳米低功耗测试芯片功耗

台积电和ARM日前联合宣布：双方在65纳米低功耗测试芯片上的设计合作显降低了其动态功率和耗散（Leakage）功率。两家公司认为创新的低功耗设计技术对于最终的成功起到了关键的作用。     

使用ISE设计工具优化FPGA的功耗

Xilinx公司设计软件部 SubodhGupta博士,JasonAnderson博士 自从Xilinx公司推出FPGA二十多年来,研发工作大大提高了FPGA的速度和面积效率,缩小了FPGA与ASIC之间的差距,使FPGA成为实现数字电路的优选平台.今天,功耗日益成为FPGA供应商及其客户关注的问题.     

硅设计链厂商通力合作降低90纳米芯片总功耗

近日．硅设计链产业协作组织(Silicon Design Chain Initiative)的半导体工业领导厂商宣布。经流片验证的低功耗90纳米芯片设计技术可使芯片的总功耗降低40％。     

SiBEAM选择Tensilica可配置处理器IP核

Tensilica公司日前宣布，开发领先的毫米波解决方案和高速无线通信平台的SiBEAM公司选择了Xtensa可配置处理器IP核进行芯片设计项目。Xtensa处理器IP核为他们提供了选择框和下拉式菜单选项，使其可根据需要配置相应功能。另外，设计工程师能够添加多周期执行单元、寄存器文件或者更多的功能以优化指令，使其更符合应用的要求。     

图形化编程工具LabVIEW5.0的特色（上）

用于测试和数据采集的图形化编程的两个最好产品是国家仪器公司的LabVIEW 5.0和惠普公司的HP VEE 5.0。版本5.0有这么长的历史吗?事实上从LabVIEW 1.0版推出至今已有10年了。     

台积电和ARM合作，显著降低65nm低功耗测试芯片的功耗

日前，台积电和ARM宣布：双方在65nm低功耗测试芯片上的设计合作显著降低了其动态功率和耗散（Leakage）功率。两家公司认为创新的低功耗设计技术对于最终的成功起到了关键的作用。     

德国DCT成为Tensilica片上系统设计中心的合作伙伴

Tensilica宣布,位于德国加尔布森的Dream Chip Technologies（DCT）,正式加入Tensilica公司Xtensions合作伙伴网络,并成为其授权的设计中心。作为Tensilica公司Xtensions的合作伙伴,DCT将为客户提供基于Tensilica公司的Xtensa处理器IP内核的设计服务,尤其是复杂的多媒体设计。     

台积电和ARM合作，显著降低65纳米低功耗测试芯片的功耗

日前，台积电和ARM宣布：双方在65纳米低功耗测试芯片上的设计合作显著降低了其动态功率和耗散（Leakage）功率。两家公司认为创新的低功耗设计技术对于最终的成功起到了关键的作用。 长达一年的合作成果是一片拥有先进功耗管理技术的基于ARM926EJ-S^TM处理器的65纳米测试芯片。通过采用动态电压和频率缩放技术，测试芯片可以在针对各种运行模式的最低可能功耗水平下运行。这样，ARM测试芯片将动态功耗降低了50％以上。此外令人瞩目的是在这个台积电65LP低耗散工艺上，先进的功率门控技术进一步把待机耗散降低了8倍。     

新脚本工具在90nm工艺流程下实现低功耗设计提供对Synopsys和Cadence设计工具的全面支持

该脚本的新增功能包括自动生成物理设计流程脚本-这些脚本可以大幅降低功耗，自动输入用户定义的功耗结构以及支持串扰分析。通过利用Synopsys公司的Power Compiler的低功耗优化能力，同时在Xtensa LX内核和所有设计者自定义的扩展功能中自动的插入精细度时钟门控，可以降低动态功耗。     

EtherWaves增力口对Tensilica数据处理器内核的支持

EtherWaves和Tensilica近日宣布,通过植入Tensilica公司的Xtensa＾数据处理器,从而进一步拓展ClearSignal的软件DAB／DMB解决方案,这项举措非常符合EtherWaves公司一贯的支持领先芯片架构的战略方针,同时也拓展了ClearSignal软件设计的实用性。     

图形化编程工具HP VEE5.0的特色

众所周知,惠普公司的HP VEE5.0和国家仪器公司的LabVIEW 5.0是两个最著名的图形编程工具。我们安装最新版惠普公司的可视工程环境(VEE)5.0时,有些惴惴不安。与某些软件供货商不同,以往安装新版本往往有麻烦,而惠普产品无瑕庇地平稳升级至新版5.0。使用HP VEE 5.0真令人有游子归家的感觉。玻璃杯、饼干、牛奶等等一切均各在其位,所有部件位于老地方,以原有的方式运行。每件事如所期望地工作。经仔细查看,在选择列表中确有新东西有时间的话,可以学习并使用这些改进的内容。     

ARM最新45nm测试芯片可降低40％的功耗

ARM公司近日发布了一款绝缘硅（silicon—on—insulator,SOI）45纳米测试芯片的测试结果。结果表明,相较于采用传统的体硅工艺（bulk process）进行芯片制造,该测试芯片显示出最高可达40％的功耗节省的可能性。这一测试芯片是基于ARM1176处理器,能够在SOI和体效应微处理器实施之间进行直接的比较。     

ADI公司新型电路仿真工具及时钟芯片

美国模拟器件公司（Analog Devices，Inc．，简称ADI）发布新的ADIsimCLK时钟芯片设计和仿真工具，同时还发布三款新的时钟芯片：AD9513、AD9514和AD9515。ADIsimCLK工具基于ADI公司流行的用于低相位噪声锁相环（PLL）频率合成器设计的ADIsimPLL工具，据称它是同类仿真工具中第一个可仿真小于1ps有效值（RMS）的抖动和小于-150dBc／Hz相位噪声的工具。ADIsimCLK工具简化了环路滤波器的设计和优化，     

Tensilica授权Media Phy使用Diamond 108Mini内核开发低功耗多模手机电视芯片

Tensilica公司和Mediaphy公司共同宣布,位于加州SanJose的Media Phy公司获得Tensilica公司业界最低功耗的32位处理器内核-Diamond 108Mini的授权。Media Phy利用Diamond Standard 108Mini进行手机电视产品的开发。Media Phy选择了Tensilica的Diamond Standard 108Mini处理器内核,以受益于其小面积、低功耗的特点。     

图形化编程工具LabVIEW5.0的特色（下）

图形差异工具小组编程有相当难度。无论怎样试图规范文件的版本控制,若簿记员工作马虎或程序员把规则忘了并作了修改,则必须将这些变动改回来或以文档记录下来,总是要反复若干次才能做好。 5.0版推出的图形差异工具对初学者、专家及介乎两者之间的人员