一种基于PWM的CMOS数据接口电路设计

给出了一个基于0.25m标准CMOS工艺的高速数据接口电路.采用PWM(脉宽调制)技术和PLL(锁相环路)结构,降低了CRC(时钟恢复电路)的复杂程度.系统数据传输速达到400Mbps.适于接口数目有限.时钟恢复电路尽可能简单的电路系统.对实现片上IP核之间、乃至芯片之间的互连有参考意义.     

应用于片上系统中低功耗IP核设计的自适应门控时钟技术

门控时钟技术一直以来是降低芯片动态功耗的有效方法.文章结合片上系统(SoC)的结构特性和设计特点,分析已有的各种门控时钟技术的优缺点,指出这些缺点是SoC设计中的严重障碍,随后抽象出IP核工作模型,提出了仅用非常简单的逻辑就可以方便应用于IP核的自适应门控时钟技术.这种技术在不影响性能的前提下,可以根据IP核的应用状况自动开关时钟,不但可以降低动态功耗,还可以结合门控电源技术降低漏电功耗.对一款真实SoC中浮点IP核的改造实验表明,在不降低性能的前提下,可以平均降低62.2%的动态功耗,同时理论上平均降低70.9%的漏电功耗.     

一种节能型可升级异步FIFO的FPGA实现

提出了一种节能并可升级的异步FIFO的FPGA实现。此系统结构利用FPGA内自身的资源控制时钟的暂停与恢复,实现了高能效、高工作频率的数据传输。该系统在Xilinx的VC4VSX55芯片中实现,实际可工作于高达100/153.6MHz的读/写时钟域。本文所提出的结构不依赖于现有的IP核,基于此结构易建立可升级的IP核。     

嵌入式ATA主机控制器IP核设计

针对嵌入式应用需求,设计了一个ATA主机控制器的IP核,给出了其体系结构和核心模块的设计;通过数据宽度转换避免因读写控制信号延迟造成的数据溢出,以两级串行结构解决了写命令中数据建立时间紧张问题,采用门控时钟机制降低了设计功耗;仿真实验和后端验证结果表明,主机控制器IP核能够稳定地工作在所提供的嵌入式应用环境中,接口数据传输速率可达到33.1 MBps;该IP核严格遵循ATA/ATAPI-7协议,面积小,功耗低.具有作为片上资源或者处理器外围电路集成到嵌入式系统应用中的灵活性.     

基于IPIF的实时信号处理SoPC中断机制研究与实现

在基于FPGA的SoPC系统中,信号处理IP核是信号处理系统的功能核心,也是信号处理SoPC设计的重点,因此对来自信号处理IP核的中断请求处理也成为SoPC设计实现的重点.在基于PowerPC处理器的信号处理SoPC中,处理机的外部中断控制器(EIC)与IP核总线接口(IPIF)中断服务模块共同构建了具有多个层次的分层中断模型,使得SoPC的中断实现具有了特殊性.本文首先介绍了IPIF接口结构,然后研究了基于IPIF的中断实现机制,最后给出了一个在雷达实时信号处理SoPC中的中断实现以及常见问题和解决方案.     

M8051 IP软核的改进性设计及其在视频字符叠加器中的重应用

介绍了系统芯片SOC的概念和M8051IP软核的原理,给出了视频字符叠加器VAD_SOC中M8051IP软核的作用,详细介绍了I2C主控制器模块的设计,给出了功能仿真波形,最后对M8051IP软核在视频字符叠加器中的重应用进行了深入研究。     

测控系统中实时时钟的捕捉与C语言中断接口

介绍了在测控系统的开发中实时时钟的获得方法,详细讨论了硬件定时器中断的结构原理及用C语言捕获定时器控制的0x1c中断、编写用户定时器中断服务程序的技术,给出了在温度控制系统中实现实时时钟定时及报警功能的编程思想及程序设计流程图.     

高性能主从模式动态可重构的SPI IP核设计

为满足系统芯片(SoC)中的串行外设接口(SPI)灵活配置的要求,设计了一种既可作为主机又可作为从机、支持4种数据传输模式、允许7种时钟传输速率的SPI IP核。该SPI IP核通过状态机来控制数据传输模块端口的方向,以此来解决主从模式下数据传输方向相反的问题,通过对移位寄存器的复用减少了逻辑资源消耗,利用时钟分频模块来实现不同传输速率下的数据交换,设计了配置数据传输模式的时钟极性和时钟相位等端口,方便了对SPI IP核的操作。结果表明:该SPI IP核符合SPI总线协议,在0.13μm工艺下消耗1 062个逻辑门,在系统工作频率80 MHz下的功耗约为0.395 7 mW。     

测控系统中实时时钟的捕捉与C语言中断接口

介绍了在测控系统的开发中实时时钟的获得方法，详细讨论了硬件定时器中断的结构原理及用C语言捕获定时器控制的Oxlc中断、编写用户定时器中断服务程序的技术，给出了在温度控制系统中实现实时时钟定时及报警功能的编程思想及程序设计流程图。     

DS1387在实时测控装置中的应用

介绍一种在实时测控装置中非常实用的实时时钟芯片ＤＳ１３８７。它含有实时时钟电路,５０字节通用ＲＡＭ和４Ｋ字节的掉电保存ＲＡＭ。内容包括ＤＳ１３８７的特点,内部寄存器结构和外部接口,并给出了一个与８９Ｃ５１接口的应用实例。     

基于嵌入式TCP/IP的实时数据传输

本文介绍一种实用的基于嵌入式TCP/IP技术的实时数据传输系统,分析了其硬件和软件系统。结合系统控制对象的分散性和网络化管理的特点,重点论述嵌入式操作系统、嵌入式TCP/IP技术、系统可靠性、安全性等关键技术。     

基于Nios Ⅱ的伪随机序列信号发生器IP核设计

根据Nios Ⅱ嵌入式系统的Avalon总线规范,提出了一种伪随机序列信号发生器IP核的设计方法,详细介绍了IP核的硬件和软件设计。该方法采用自定制组件的软硬件协同设计,实现了阶次与码字时长可调的伪随机序列信号发生器IP核设计。在可控震源信号发生器设计中对IP核进行验证,证明了其可行性和正确性。     

电梯远程监控系统设计

介绍了一种基于GPRS/GSM的网络化电梯远程监测系统,重点讨论了其中嵌入式监控终端硬件和软件的设计与实现。该嵌入式监控终端基于32位高性能嵌入式微处理器和嵌入式实时操作系统,可通过以太网口或嵌入式Modem基于TCP/IP协议进行网络通信,具有高可靠性、高实时性和运行费用低的特点。     

基于卷积神经网络的单图像去雾模型硬件重构加速方法

针对基于卷积神经网络（CNN）的单图像去雾模型在移动/嵌入式端部署难,不易用做实时视频去雾的问题,提出一种基于Zynq片上系统（SoC）的去雾模型硬件重构加速方法。首先,提出量化-反量化算法,对两个代表去雾模型进行量化;其次,基于视频流存储器架构和软硬件协同、流水线等技术以及高级综合（HLS）工具,对量化后的去雾模型硬件重构并生成具有高性能扩展总线接口（AXI4）的硬件IP核。实验结果表明,在保证去雾效果的前提下,可以实现模型参数从float32到int5(5 bit)的量化,从而节省约84.4%的存储空间;所生成硬件IP核的最高像素时钟频率为182 Mpixel/s,能够实现1080P@60 frame/s的视频去雾;单帧640×480的雾图去雾仅需2.4 ms,而片上功耗仅为2.25 W。这种生成带有标准总线接口的硬件IP核也便于跨平台移植和部署,从而可以扩大这类去雾模型的应用范围。     

基于SOPC的远程数据采集系统设计

在许多恶劣的环境下,测量者不能长期置身其中,使得数据采集和传送变得非常困难。为了解决这一问题,设计了一种基于SOPC的远程数据采集系统。以Nios II软核处理器和所需的外设IP核嵌入到FPGA中为硬件架构,以移植μC/OS-Ⅱ实时操作系统和TCP/IP协议为软件体系,实现了开放式可重构的软硬件体系结构。通过对温湿度采集,表明该系统能够满足高速采集数据的实时性和同步性要求,具有广泛的适用性和良好的应用前景。     

基于系统级FPGA/CPLD的SoPC嵌入式开发研究

针对基于系统级FPGA／CPLD的SoPC嵌入式设计特点，介绍采用SoPC Builder设计工具有选择地将处理器、存储器、I／O等系统设计所需的IP组件集成到PLD器件上，也可以通过自定义用户逻辑集成到PLD器件上的开发方法，构建高效SoC。文中分析了嵌入式处理器Nios软核的特性，并给出了基于Nios内核的SoPC软硬件开发流程和白定义用户逻辑的软硬件设计过程。     

基于龙芯IP核SoC芯片的FPGA验证技术研究

阐述了片上系统(SoC)设计的发展情况和现场可编程门阵列(FPGA)的独特优势,为基于龙芯I号处理器IP核的SoC设计了FPGA验证平台,并介绍了怎样利用该平台进行软硬件协同设计、SoC系统移植、IP核验证和运行实时操作系统。     

FPGA在数据接收存储及传输中的应用

为了适应未来嵌入式快速发展的要求,提出了一种基于Xilinx FPGA利用片上可编程系统(system on a programmable chip,SOPC)技术实现大量数据的CF卡(compact flash)存储以及使用轻型IP协议(light weight IP,LwIP)进行数据传输的方法.对整个系统的硬件结构,Xilinx SOPC开发工具、流程和采用的关键技术进行了介绍.在此基础上应用Xilinx的嵌入式开发套件,以Xilinx公司提供的知识产权(intellectual property,IP)核为基础,搭建了一个SOPC平台.通过将CF卡、LwIP协议应用于软件设计中,实现了驱动程序和应用程序的开发,并通过与上位机进行通信测试,测试结果表明了该设计的可行性和有效性.     

嵌入式人脸检测系统设计

介绍了以计算机视觉为背景,基于FPGA实现嵌入式人脸检测系统的设计。系统设计过程包括配置MicroBlaze软核处理器、裁剪μClinux内核和应用程序设计3部分。以MicroBlaze软核为处理核心,通过片内添加外设接口和IP在Virtex-ⅡPro开发板上搭建硬件平台。以μClinux内核为软件平台,通过优化OpenCV提供的源代码设计人脸检测应用程序。