应用于HDI／BUM技术领域的超薄铜箔

介绍了一种比较新颖的、技术要求比较高的,能广泛应用于HDI技术领域的超薄铜箔,并且通过其在图形电镀中的应用及激光钻孔后的电镀效果研究,可以充分体会到这种铜箔优异的性能。     

国内外覆铜板文献摘录（3）

电解铜箔是电子和电气工业的重要原材料。为了提高铜箔性能、降低成本，世界各国对这种基础材料的研究和开发十分活跃。我国作为印刷电路板的生产大国，已经具有了相当规模的电解铜箔生产能力，但绝大多数产品主要面向中低端市场，高端铜箔依赖进口。因此，开展高强度、高附加值的超薄电解铜箔材料的研究对铜箔工业及未来电子产业的发展具有重要的意义。采用含有硫脲、明胶添加剂的硫酸盐电沉积体系，利用X射线衍射仪（XRD）、万能试验机等手段研究了不同电沉积条件下制备的铜箔材料的择优取向特征及其对铜箔机械性能的影响。     

覆铜板用厚铜箔产品的性能及其应用

介绍了覆铜板用厚铜箔的定义、应用特性以及厚铜箔覆铜板市场,并重点讨论了厚铜箔所需达到的关键性能,以及它与PCB加工性、品质提高的关系.     

判断电解铜箔质量优劣的方法之一——中温耐潮试验

介绍了判断电解铜箔（指粗化箔）质量优劣的方法之一——中温耐潮试验，这种方法比较简单，能较快地反映电解铜箔中温耐湖性能，对更好的指导电解铜箔生产，及时调整铜箔生产工艺，生产出质量更优的电解铜箔，具有重要意义。     

复合铜箔膜面张紧展平结构设计

研究了复合铜箔生产过程中膜面张紧展平问题，主要介绍了在生产过程中复合铜箔膜面的张紧展平原理，以及对应的张紧展平结构的设计与分析。通过多种张紧展平结构设计，实现膜面张紧展平。各传动段采用独立传动分段调速，各个传动段走膜路径设计成大小S型结构，传动段采用弓形展平辊、边缘展平辊、鼓形展平辊等张紧展平结构，实现了复合铜箔在传动过程中的张紧展平功能。经过生产验证，复合铜箔在生产中处于张紧展平状态，无起皱、拉扯变形、断膜等情况，实现了复合铜箔连续不间断生产，完美解决复合铜箔生产过程膜面张紧展平问题。     

瞄准国际先进水平，发奋攻关创新“连体机”设备，解决原箔氧化难题——记联合铜箔（惠州）有限公司18微米铜箔产业化示范工程项目

随着电子技术的飞速发展，电子元器件的体积和功耗逐步减小，印制电路板的布线密度越来越大(线宽和线间距减小)。这就对铜箔产品厚度及其各项性能提出了更高的要求，促进电解铜箔生产技术和发展也导致了工艺日趋复杂、念来愈先进。多年来，惠州联合铜箔公司一直致力于高档电解铜箔的研制工作，经过不懈的努力，攻克了无数的技术难关，开发出具有国际先进水平的多种高档电解铜箔产品。该产品采用独创的”连体机”生产工艺设备，克服了国内同类产品在外观形态等方面的缺陷，产品质量全面达到或超过DC(国际电子电路互连与封装协会)技术标准，性能价格比高，是优良的进口替代产品。     

电解铜箔生产与技术讲座（五）

电解铜箔生产实践的关键，是通过应用一系列的生产技术和技巧，来控制铜箔的质量满足要求。众所周知，国际标准IPC4562将印制线路用金属电解铜箔按照特性的质量保证水平差异分为三级：     

FPC用电解铜箔——HL铜箔

概述了离延伸率和纸纵断面铜箔——HL铜箔的开发。HL铜箔的机械特性并不逊色于压延铜箔,适用于制造高密度的细线化FPC。     

在高密度互连中应用的超薄型铜箔

介绍了一种超薄型铜箔商品的制法、结构、性能与应用情况。     

电解铜箔产业发展趋势

随着技术的进步,电解铜箔在厚度上迅速向薄、超薄方向发展,THE、RCC、CAC等特殊性能铜箔需求比例快速 增加,以锂离子电池为代表的新应用领域正在形成。     

电镜超薄切片批量染色的新方法

超薄切片染色是透射电镜生物样本制备中的关键环节。本文介绍了一种透射电镜超薄切片染色的新方法,利用简单自制的染色液防污存储与批量染色装置,可对超薄切片载网进行批量化染色,不但极大提高染色效率,而且减少了染色过程中染色液、样品的污染,达到染色液的重复利用,同时减少重金属对操作者的伤害和对环境的污染。     

一种超厚铜板制作工艺探讨

通常铜厚≥350mm（10 oz）以上电路板称为超厚铜板,其主要应用于大电流大功率电源、清洁能源太阳能等产品。随着这类产品需求量的迅速增长,未来超厚铜板必然会成为PCB发展的另一趋势之一。超厚铜板由于铜厚较厚,制作时内层无铜区填胶、钻孔、蚀刻等工序都存在一定的难度。文章通过制开发28 oz的超厚铜板,对选用的材料及制作工艺等方面进行优化,解决了这类板制作过程中蚀刻、压合、钻孔等工序的制作难点,为业内同行制作此类超厚铜板提供参考。     

超高真空蒸发沉积酞菁铜薄膜的X光电子谱研究

在ＸＰＳ分析室内利用超高真空蒸发方法在单晶硅衬底上沉积酞菁铜薄膜,并利用Ｘ光电子谱（ＸＰＳ）作原位分析,研究酞菁铜薄膜的沉积规律,并讨论了不同条件下酞菁铜配合物分子组成及结构的变化。结果发现利用超高真空沉积方法得到酞菁铜为近化学计量,随着蒸发温度的升高,分子中Ｃｕ原子的含量逐渐减少,Ｎ原子的含理逐渐升高,苯环上的碳原子与类朴啉环上的碳原子的比例逐渐减少,这与酞菁铜分子中各原子的价键状态、酞菁铜分子     

用弹道电子发射显微术研究超薄金属硅化物/硅肖特基接触

采用弹道电子发射显微术 ( BEEM)技术对超薄 Pt Si/Si、Co Si2 /Si肖特基接触特性进行了研究 ,并与电流 -电压 ( I- V)及电容 -电压 ( C- V)测试结果进行了对比 .研究了 Ar离子轰击对超薄Pt Si/n- Si肖特基接触特性的影响 .BEEM、I- V/C- V技术对多种样品的研究结果表明 ,I- V/C- V测试会由于超薄硅化物层串联电阻的影响而使测试结果产生严重误差 ;BEEM测试则不受影响 .随着离子轰击能量增大 ,肖特基势垒高度降低 ,且其不均匀性也越大 .用 BEEM和变温 I- V对超薄 Co Si2 /n- Si肖特基二极管的研究结果表明 ,变温 I- V测试可在一定程度上获得肖特基势垒     

超薄氧化层制备及其可靠性研究

文章简述了超薄氧化层SiO2,的击穿机理,采用了恒定电流法表征超薄氧化层TDDB效应,并研究了清洗方法,氧化温度,氧化方式等工艺因素对超薄氧化层的可靠性影响.实验表明,在850℃、900℃等高温条件下,可通过干氧N/O分压的方法制备厚度4nm~5nm、均一性小于2.0%超薄氧化层;RCA清洗工艺过程中,APM中的NH3...     

Behaviour of CPW and TFMS lines at high temperature for RF applications in sub-45 nm nodes

Coplanar waveguide (CPW) and thin film microstrip (TFMS) lines integrating porous ultra low-k as inter-metal dielectric layers (k = 2.5) and copper as metal, are for the first time experimentally measured up to 110 GHz and under different temperature conditions, up to 200 °C. The extracted attenuation and propagation coefficients of those transmission lines are compared to simulations performed with MAGWEL software, a frequency domain 3-D Maxwell solver. Based on the characterization results some guidelines related to interconnect design are presented for future applications.     

金属沾污对超薄栅氧(2. 5nm)特性的影响

采用可控的金属沾污程序 ,最大金属表面浓度控制在 10 1 2 cm- 2数量级 ,来模拟清洗工艺最大可能金属沾污表面浓度 .利用斜坡电流应力和栅注入方式测量本征电荷击穿来评估超薄栅氧特性和金属沾污效应 .研究了金属锆和钽沾污对超薄栅氧完整性的影响 .实验结果表明金属锆沾污对超薄栅氧完整性具有最严重危害 ;金属钽沾污的栅氧发生早期击穿现象 ,而金属铝沾污对超薄栅氧完整性没有明显影响 .     

含N超薄栅氧化层的击穿特性

研究了含 N超薄栅氧化层的击穿特性 .含 N薄栅氧化层是先进行 90 0℃干氧氧化 5 m in,再把 Si O2 栅介质放入 10 0 0℃的 N2 O中退火 2 0 min而获得的 ,栅氧化层厚度为 10 nm.实验结果表明 ,在栅介质中引入适量的 N可以明显地起到抑制栅介质击穿的作用 .分析研究表明 ,N具有补偿 Si O2 中 O3≡ Si·和 Si3≡ Si·等由工艺引入的氧化物陷阱和界面陷阱的作用 ,从而可以减少初始固定正电荷和 Si/ Si O2 界面态 ,因此提高了栅氧化层的抗击穿能力     

Metal–Polymer Composite Interconnections for Ultra Fine-Pitch Wafer Level Packaging

The decrease in feature sizes of microelectronic devices has underlined the need for higher number of input-outputs (I/Os) in order to increase its functionality. This has spurred a great interest in developing electronic packages with fine and ultra fine pitches (20-100 mum). Most of the compliant interconnects that are currently being developed have inductance and resistance higher than desirable. This paper presents a novel low-temperature fabrication process that combines polymer structures with electroless copper plating to create low stress composite structures for extremely fine-pitch wafer level packages. Analytical models for these structures justify the stress reduction at the interfaces and superior reliability as integrated circuit (IC)-package interconnects. Low coefficient of thermal expansion (CTE) polyimide structures with ultra-low stress, high toughness, and strength were fabricated using plasma etching. The dry etching process was tuned to yield a wall angle above 80deg. The etching process also leads to roughened sidewalls for selective electroless copper plating on the sidewalls of polymer structures. This work also describes a selective electroless plating synthesis route to develop thin IC-package bonding interfaces with lead-free solder. Lead-free alloy films were deposited from aqueous plating solutions consisting of suitable metal salts and reducing agents at 45degC. The lead-free solder composition was controlled by altering the plating bath formulation. Solder film formed from the above approach was demonstrated to bond the metal-coated polymer interconnects with the copper pads on the substrate using a standard reflow process. Metal-coated polymer structures in conjunction with the thin solder bonding films can provide low-cost high-performance solutions for wafer-level packaging.     

基于键合技术的新型集成光学干涉仪

提出了一种基于超薄薄膜光电二极管 (PD)构成的新型集成光学干涉仪构造方案 ,基于键合技术 ,论证了超薄薄膜光电二极管阵列集成化构成集成光学干涉仪的可能性。着重描述了集成光学干涉仪构造关键部件———超薄薄膜光电二极管的设计、制造及其特性。所构成的集成光学干涉仪经实验得到初步验证 ,结果表明 ,利用微细加工制作微光学干涉计是完全可行的