一种抗辐照SOI反相器

制备了一种抗辐照SOI反相器,增加了一个上拉pMOS1和一个额外的nMOS1.当受到辐照后,pMOS1和nMOS1输出的高电平使下级输出管的源漏电压减小,降低了漏电流,有效地提高了输出端"高"电平.实验证明,该反相器在经受6×105rad(Si)的辐照后,输出"高"电平仍然未下降.     

一种新型抗辐照SOI隔离结构

制备了一种新型抗辐照SOI隔离结构,它包含了薄SiO2/多晶硅/SiO2多层膜.利用这种结构制备的SOI器件在经受3×105rad(Si)的辐照后亚阈值特性未发生明显变化,漏电流也无增加,说明其抗辐照性能优于传统的LOCOS隔离结构.     

一种新型抗辐照SOI隔离结构

制备了一种新型抗辐照SOI隔离结构，它包含了薄SiO2/多晶硅/SiO2多层膜．利用这种结构制备的SOI器件在经受3×１０~5rad(Si)的辐照后亚阈值特性未发生明显变化，漏电流也无增加，说明其抗辐照性能优于传统的LOCOS隔离结构．     

一种抗总剂量辐照的新型PD SOI器件

提出了一种具有叠层埋氧层的新栅型绝缘体上硅(SOI)器件.针对SOI器件的抗总电离剂量(TID)加固方案,对绝缘埋氧层(BOX)采用了叠层埋氧方案,对浅沟槽隔离(STI)层采用了特殊S栅方案.利用Sentaurus TCAD软件,采用Insulator Fixed Charge模型设置固定电荷密度,基于0.18 μm ...     

0.18 μm SOI工艺抗辐照触发器性能研究

随着集成电路制造工艺尺寸不断减小、集成度不断提高,集成电路在太空环境应用中更容易受到单粒子辐照效应的影响,可靠性问题越发严重。特别是对高频数字电路而言,单粒子翻转效应(SEU)及单粒子瞬态扰动(SET)会导致数据软错误。虽然以往的大尺寸SOI工艺,具有很好的抗单粒子性能,但仍需要对深亚微米SOI电路进行辐照效应研究。文中通过对4种触发器链进行抗辐照设计,用0.18μm SOI工艺进行了流片验证,并与体硅CMOS工艺对比分析。1.8V电源电压条件下的触发器翻转阈值可以达到41.7MeV·cm2/mg,抗辐射性能比0.18μm体硅CMOS工艺提升了约200%。     

SOI材料与器件的辐照效应

目前，ＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）材料的一个主要用途是用来制作抗辐照电路，本文以ＳＩＭＯＸ（ＳｅｐｅｒａｔｉｏｎｂｙＩＭｐｌａｎｔａｔｉｏｎｏｆＯＸｙｇｅｎ）技术为主，详细论述了ＳＯＩ材料和器件（ＭＯＳＦＥＴ）的辐照特性及其机理，包括总剂量、瞬时和单粒子效应，并以总剂量效应为主。经过恰当的加固工艺和优化设计，可以制造出优良的抗辐照集成电路。     

CMOS反相器高功率微波扰乱效应分析

通过对CMOS数字电路器件及RF脉冲扰乱效应的模拟分析,比较了注入不同频率与功率的RF扰乱脉冲时对CMOS反相器输出逻辑电平扰乱甚至翻转的效应过程。     

短沟道SOI MOSFET总剂量辐照效应模型

报道了一个含总剂量辐照效应的 SOI MOSFET统一模型 .该模型能自动计入体耗尽条件 ,不需要分类考虑不同膜厚时的情况 .模型计算结果与实验吻合较好 .该模型物理意义明确 ,参数提取方便 ,适合于抗辐照 SOI器件与电路的模拟 .     

一种基于SOI的抗单粒子效应锁相环设计

基于0.5μm SOI工艺,设计了一种具有抗单粒子效应的锁相环。重点对压控振荡器进行抗辐照加固,采用电流源放大器实现。与普通结构相比,提高了锁相环在辐照环境下的稳定性。该锁相环最高输出频率达到80MHz,动态电流为12.23mA,抗单粒子效应能力大于37 MeV·cm2/mg。     

一种基于SOI的抗单粒子效应锁相环设计

基于0.5 μm SOI工艺,设计了一种具有抗单粒子效应的锁相环。重点对压控振荡器进行抗辐照加固,采用电流源放大器实现。与普通结构相比,提高了锁相环在辐照环境下的稳定性。该锁相环最高输出频率达到80 MHz,动态电流为12.23 mA,抗单粒子效应能力大于37 MeV·cm²/mg。     

一种抗辐射加固功率器件──VDMNOSFET

采用 Si3N4- Si O2 双层栅介质及自对准重掺杂浅结 P+区研制出了一种抗辐射加固功率器件—— VDMNOS-FET (垂直双扩散金属 -氮化物 -氧化物 -半导体场效应晶体管 ) .给出了该器件的电离辐射效应及瞬态大剂量辐射的实验数据 ,与常规 VDMOSFET相比获得了良好的抗辐射性能 .对研制的 2 0 0 V VDMNOSFET,在栅偏压 +10 V,γ 总剂量为 1Mrad (Si)时 ,其阈值电压仅漂移了 - 0 .5 V,跨导下降了 10 % .在 γ瞬态剂量率达 1× 10 1 2 rad(Si) /s时 ,器件未发生烧毁失效 .实验结果证明 Si3N4- Si O2 双层栅介质及自对准重掺杂浅结 P+区显著地改善了功率 MOS器件的     

SOI抗总剂量辐射加固工艺栅氧可靠性研究

文章对采用了埋层二氧化硅抗总剂量加固工艺技术的SOI器件栅氧可靠性进行研究,比较了干法氧化和湿法氧化工艺的栅氧击穿电荷,干法氧化的栅氧质量劣于湿法氧化。采用更敏感的12.5nm干法氧化栅氧工艺条件,对比采用抗总剂量辐射加固工艺前后的栅氧可靠性。抗总剂量辐射加固工艺降低了栅氧的击穿电压和击穿时间。最后通过恒压法表征加固工艺的栅氧介质随时间击穿(TDDB)的可靠性,结果显示抗总剂量辐射加固工艺的12.5nm栅氧在常温5.5V工作电压下TDDB寿命远大于10年,满足SOI抗总剂量辐射加固工艺对栅氧可靠性的需求。     

全耗尽SOIMOSFET辐照导致的阈值电压漂移模型

报道了全耗尽SOI MOSFET器件阈值电压漂移与辐照剂量和辐照剂量率之间的解析关系.模型计算结果与实验吻合较好.该模型物理意义明确,参数提取方便,适合于低辐照总剂量条件下的加固SOI器件与电路的模拟.讨论了抑制阈值电压漂移的方法.结果表明,对于全耗尽SOI加固工艺,辐照导致的埋氧层(BOX)氧化物电荷对前栅的耦合是影响前栅阈值电压漂移的主要因素,但减薄埋氧层厚度并不能明显提高SOI MOSFET的抗辐照性能.     

高压大容量变频技术现状及交——交SDM级联技术简介

本文通过对目前广泛使用的三电平及多电平级联高压变频控制方案技术特点的对比论述，介绍了一种新型高压大容量变频器控制方案，并对该方案的优越性作了介绍。     

A New Phase-shifted Cascade High Voltage Inverter

This paper presents the characteristic and structure of phase-shifted cascade high voltage inverter. The high voltage inverter utilizes fewer power switches and has a balance load, a good linearity between input and output and a perfect control feature.     

一种四通道高压抗辐射12位DAC

基于0.6 μm高低压兼容CMOS工艺,设计并实现了一种四通道高压抗辐射电压输出型数模转换器(DAC)。采用R-2R梯形网络和高压折叠共源共栅运放作为缓冲输出,保证了DAC良好的单调性,提高了抗辐射能力。该DAC芯片尺寸为5.80 mm×3.70 mm。测试结果表明,在正负电源电压分别为±5 V时,DAC的输出范围达到-2.5~2.5 V,功耗为26.95 mW,DNL为0.41 LSB,INL为0.34 LSB,输出建立时间为6.5 μs,INL匹配度为0.11 LSB。     

一种辐照加固的航空总线收发器电路设计

文章分析了电子元器件在空间辐照影响下的一些性能变化,考虑实际使用环境,设计了一种辐照加固的航空总线收发器电路。该电路主要实现在航空总线与协议处理电路之间信号转化的功能。与以往的双极工艺不同,文中所述的电路采用CMOS工艺结构,在实现高驱动能力、低噪声等性能的同时,降低了功耗。此外,还对电路结构进行改进,综合考虑了芯片面积等指标,选择采用体硅加固方式,有效提高了电路抗辐照的能力。收发器电路采用中微晶园单多晶双铝1．0μm工艺流片,面积约为6．45mm×6．55mm,经实验测试表明,电路抗辐照总剂量能力达到300kRad（Si）．