超大规模集成电路铜互连电镀工艺

介绍了集成电路铜互连双嵌入式工艺和电镀铜的原理;有机添加剂在电镀铜中的重要作用及对添加剂含量的监测技术;脉冲电镀和化学电镀在铜互连技术中的应用;以及铜互连电镀工艺的发展动态.     

采用光互连的三维大规模集成电路

随着微细加工技术的进步，在器件微型化和高速化的同时，由传统布线引起的时间延迟和串优等问题也越来越突出。为此，作为新型布线技术的光互连引起了广泛重视。另一方面，为了打破高度集成的局阴，并获得有并列处理功能的新型ＬＳＩ，三维ＬＳＩ已崭露头角。文中介绍用光互连的三维大规模集成电路的概念和进展。     

VLSI中互连失效及其微测试结构

本文叙述了ＶＬＳＩ中众多互连失效，分析了失效原因及其对器件性能的影响，介绍了检测接触电阻、互连中电迁移的测试结构，讨论了微测试技术的测试结果。     

VLSI／ULSI集成电路多层金属互连技术

随着半导体微电子器件制造技术迅速发展，多层金属互连技术对于提高器件集成度、速度和可靠性更为重要，需要不断发展新型多层金属互连结构、材料和工艺，本文介绍近年正在发展的一些多层金属互连新技术，如多层复合金属化体系、Ｃｕ等新型薄膜互连材料，ＴｉＮ在互连技术中的多种用途，新的介质薄膜材料及工艺、平坦化技术等。     

微分求积法求解高速大规模集成电路互连线的瞬态响应

本文将微分求积法（ＤＱ方法）应用于高速大规模集成电路互连线的瞬态模拟。ＤＱ方法是一种直接的数值方法，与差分和有限元法相比，它的计算量可以大大降低，具有较高的精度。ＤＱ方法的主要思想是将某坐标方向上的微分算子用该方向上一系列适当的离散点的函数值加仅逼近，将偏微分方程化为常微分方程或代数方程求解。ＤＱ方法用于高速大规模集成电路互连线系统的瞬态模拟非常有效，其适用范围也相当广泛。     

高速集成电路芯片内互连线的计算机辅助分析

分析了高速集成电路芯片内互连线的时域特性。首先运用全波方法提取互连线的频变等效电路参数。在此基础上运用数值反拉普拉斯变换 ( NILT)法分析互连电路的时域响应。在分析过程中 ,提出或运用了一些提高精度或效率的技术和方法。分析结果表明 ,该方法很适合高速集成电路芯片内互连线的计算机辅助分析。     

一种分析模拟电路中互连线的新方法

互连线在高性能模拟集成电路中的影响已变得越来越不可忽视,部分元等效电路法（Partial Element Circuit,PEEC）是一种分析互连线的有效模型,常用方法是再用SPICE等数值模拟软件对PEEC模型进行分析。文中提出的用符号分析法模拟PEEC模型以及其它电路元器件,具有大大降低运算量等优点。基于这一点开发出一套交互式程序,使得包括考虑互连线影响的模拟电路的设计、验证和优化变得更容易、更有效率。     

基于神经网络的片上互连线电感提取法

通过将具有自学习能力和记忆功能的神经网络应用于平行导体间的电感计算，结合移动窗口方法搜索作用域，实现片上互连寄生电感参数提取。仿真例子表明，此方法能够快速、有效地实现电感提取，可作为VLSI互连线性能分析、设计的有效向导。     

逻辑电路神经网络模型

本文采用Hopfiold神经网络模型,从基本逻辑器件的真值表出发,建立其能量约束方程组,利用线性方程组理论推导出逻辑器件神经网络模型存在的充分必要条件,并由此得到基本逻辑门神经网络参数的一般表达式.     

VLSI互连线频变K参数和频变电阻的有效提取算法

在GHz以上高频集成电路中,必须考虑互连线的电感寄生效应,以便对电路性能进行准确的分析和验证. K参数矩阵(部分电感矩阵的逆)由于其较好的局部化特性,被广泛接受并应用于对互连电感效应进行建模.但多数已有文献未考虑高频效应或效率不高.本文提出一种新的三维频变K 参数提取算法,通过与窗口技术相结合、以及窗口内线性方程组的有效求解,该算法具有较高的计算效率,同时,在此基础上,通过少量额外运算还可得出频变电阻.数值实验表明,该算法可处理复杂的互连结构,并且在保持较高准确度的情况下,其速度比电感提取软件FastHenry快几十至几百倍.     

Analog VLSI Excitatory Feedback Circuits for Attentional Shifts and Tracking

In this paper we present analog very large-scale integrated(VLSI) circuits that perform the selection process for attentivevisual processing. These circuits use excitatory feedback ina winner-take-all computation to produce a hysteresis in theselection from one location to the next. We present several alternativeforms of excitation that can be used to enhance surrounding regionsof the presently attended location. Each form of excitation isdiscussed and experimental results from a one-dimensional arrayare presented. We also demonstrate the performance of these circuitswithin a system that receives optical inputs and outputs a singlevoltage that encodes the position of attention. The system demonstratesthe potential use of these excitatory feedback circuits for electronictracking of a stimulus within a noisy environment.     

ULSI/VLSI中铝互连线热应力的数值模拟

对有钝化层与无钝化层的铝互连线的热应力进行了数值模拟,并建立起互连线的二维有限元模型.对无钝化的铝互连线,只考虑弹性行为,其应力随线宽及衬底刚度的增加而增加.对于钝化的铝互连线,对其弹性行为和弹性/理想塑性行为进行了模拟.结果发现,互连线线宽的减小,钝化层硬度的增加,都会使应力增加.与纯弹性线条相比,弹性/理想塑性互连线条中的应力有所减小,且分布更均匀.     

Why is Combinational ATPG Efficiently Solvable for Practical VLSI Circuits?

Empirical observation shows that practically encountered instances of combinational ATPG are efficiently solvable. However, it has been known for more than two decades that ATPG is an NP-complete problem (Ibarra and Sahni, IEEE Transactions on Computers, Vol. C-24, No. 3, pp. 242–249, March 1975). This work is one of the first attempts to reconcile these seemingly disparate results. We introduce the concept of cut-width of a circuit and characterize the complexity of ATPG in terms of this property. We introduce the class of log-bounded width circuits and prove that combinational ATPG is efficiently solvable on members of this class. The class of of log-bounded width circuits is shown to strictly subsume the class of k-bounded circuits introduced by Fujiwara (International Symposium on Fault-Tolerant Computing, June 1988, pp. 64–69). We provide empirical evidence which indicates that an interestingly large class of practical circuits is expected to have log-bounded width, which ensures efficient solution of ATPG on them.     

VLSI电路低功耗设计研究进展

介绍了低功耗设计最新的研究进展,从低功耗设计流程、功耗估计方法、功耗优化方法、功耗优化工具软件、低功耗测试等几个方面,对低功耗的研究进行了系统和科学的阐述,可为相关研究设计人员提供有益的参考.     

基于FDTD模拟综合VLSI互连线的时域特征模型

本文提出了大规模集成电路（ＶＬＳＩ）中互连线的特征模型，利用进域有限差分法（ＦＤＴＤ）模拟的响应电压和电流波形以及离散逆卷积技术，该特征模型直接在时域被数值综合。利用该模型，任何激励和负载条件下互连线的瞬态响应波形可以通过离散卷积运算迅速获得。