MIMO-OFDM系统定时同步算法的FPGA设计

对多入多出-正交频分复用（MIMO-OFDM）系统中基于训练序列的定时同步算法进行了阐述,着眼于系统定时同步算法的硬件实现,对通过FPGA（现场可编程门阵列）实现定时同步算法的复杂度按照单位时间内乘、加次数的方法进行了分析;为降低系统中定时同步算法在FPGA实现过程中的复杂度,对单个定时同步模块内部子模块以及多个定时同步模块间的关系进行了研究,提出了MIMO-OFDM系统定时同步算法的简化实现方案,并对简化方案在Xilinx公司的VirtexII Pro系列FPGA中的资源使用情况进行了统计。研究表明,简化实现方案可以用于MIMO-OFDM系统定时同步算法的硬件实现。     

B3G MIMO-OFDM系统的定时同步算法实现

为降低在定时同步算法实现时,截位对性能的影响与定时同步算法实现的复杂度,对定时同步实现时的内部子模块进行了讨论,对通过现场可编程门阵列(FPGA)实现定时同步算法的复杂度,按照单位时间内乘、加次数的方法进行了分析,并对多个定时同步模块间的关系进行了研究,提出了一种OFDM系统定时同步实现的自适应多点截位方法与2种MIMO-OFDM系统定时同步算法的简化实现方案,对实现方法在Xilinx公司的VirtexII Pro系列FPGA中的资源使用情况进行了统计,并在B3G TDD试验验证平台上进行了验证．验证结果表明,该实现方案可用于B3G TDD MIMO-OFDM系统定时同步算法的硬件实现．     

一种改进OFDM定时同步算法

最大似然算法即ML算法的计算复杂度低,且其以循环前缀与OFDM最后一部分符号的相关性进行OFDM同步估计,节省了系统的带宽资源,因而,ML算法是OFDM同步算法中很经典的算法之一.为改善ML算法在低信噪比时的同步性能,提出了一种新的OFDM同步算法.该算法对ML算法的定时测度函数进行改进,所得的新算法不仅保留了原ML算法的优势,且改善了原ML算法在低信噪比下的均值误差和均方误差.     

一种全数字定时同步方法的改进

在滚降系数α较小时,平方器加数字滤波提取定时算法估计的定时信息存在方差较大的缺点,为了改进性能,在信号被平方前,用带通滤波器对信号进行过滤,模拟结果表明,当滚降系数较小时,性能有很魇改善。     

一种快速的OFDM定时同步算法研究及其实现

同步对于OFDM系统来说是很重要的一个环节,一种基于IEEE 802.11a 标准的数据帧结构的双延时自相关算法,通过MATLAB仿真,在高信噪比环境下可以快速而准确地完成定时同步,而无需进行符号定时同步能准确找到OFDM系统的解调窗,同时给出定时同步算法的具体FPGA设计方案.通过采用状态机、复用等设计方法,设计的系统在资源和速度上都得到优化,可便于工程应用.     

OFDM-UWB系统中的能量差定时同步算法

根据OFDM-UWB系统的同步要求，提出了一种能量差（E-Diff）的定时算法来解决OFDM—UWB系统中符号定时同步的问题。这个算法利用MBOA联盟建议的帧同步序列，首先累积多径能量，然后比较两个连续的累积能量样本差与门限的值来辨别出第一有效多径分量，从而定位FFT窗口开始的准确位置。     

一种正交频分复用系统定时同步改进算法

针对正交频分复用系统(Orthogonal Frequency Division Multiplexing,OFDM)中同步误差会导致子载波正交性破坏,接收数据错误等问题,提出一种改进的定时同步算法,利用IEEE802.11a中10个短训练序列和接收数据进行滑动相关,将滑动相关后的数据转换成列数为10的矩阵,找出每列中的最大值所对应的位置,并除行数取余,求平均即得位置。通过仿真结果显示,改进算法比传统相关算法在性能上提高5dB左右,且在不同的定时偏移情况下都能获得很好的估计性能。     

一种新型的OFDM符号定时同步算法

IEEE 802.16d是应用于无线城域网上的无线接入标准,其物理层所采用的正交频分复用是一种可有效对抗符号间干扰的高速传输技术.但它对同步误差十分敏感,为了尽量减小这种负面影响,需要尽量减小符号定时同步误差.已有的一些符号定时同步算法运算量较大,而且在噪声电平较高时,定时会变的不准确以致造成符号间干扰.该文提出了一种基于前导符号结构的性能更加稳定的新型符号定时同步算法.仿真结果表明在信噪比较低时采用该算法能实现更准确的定时.     

一种适于数字音频广播系统的定时同步方案

以数字音频广播系统为背景,提出了一种新的符号定时同步方案.它首先通过能量比值检测实现粗定时,然后利用时域相位参考信号良好的自相关性通过移动相关完成细定时.与传统方案相比,它能在保证系统性能的同时,大大降低系统对缓存及控制部分的要求,并且实现简单、灵活性高,因而是一种非常有效的定时同步方案.     

新型同步定时监控系统构想

以全自动接收技术和智能控制技术为基础，提出了一种新型同步定时监控系统构成方案，并对其实现原理进行了介绍，对罗兰-C导航系统同步定时监控功能改进具有实用价值。     

一种数据加密标准算法的FPGA实现

该文介绍了数据加密标准算法,讨论了该算法的一种IP核设计及其FPGA实现。为了节省硬件的面积资源,重复操作一个轮函数,以时间换空间,从而得到硬件资源占用的最小化;采用ROM实现了数据加密标准算法中关键的S盒变换功能,减少了程序对编译器的依赖性。该设计代码效率高,占用系统资源少,已经在现场可编程门阵列器件上得到了实现。     

易于硬件实现的OFDM系统采样频率同步算法

分析了正交频分复用（OFDM）系统中采样频率偏移对系统性能的影响,提出了一种在频域进行估计和校正的采样频率同步算法.该算法易于硬件实现,与采用最小二乘法（LS）的估计算法相比可以减少20%的硬件资源,提高1倍的工作速度.根据IEEE 802.11a无线局域网（WLAN）标准进行了算法仿真和现场可编程门阵列（FPGA）上的硬件实现研究.仿真结果表明,无论是在高斯白噪声（AWGN）信道还是多径信道下,该算法均可以有效地对采样频率偏移进行校正,使系统性能符合标准要求.通过在FPGA上的硬件实现以及使用Xilinx的Chip scope Pro进行的在线实时验证表明,该算法可以在占用较少硬件资源的条件下,实时、连续地对信号进行处理,可以作为一个完整OFDM基带处理器的子模块.     

数字滤波器的FPGA实现

现场可编程门阵列 (FPGA)在数字系统设计中可用于子系统及外围电路的实现。本文作者介绍了XILINX公司的XC40 0 0系列及其在数字滤波器中的应用     

一种高速数据采集系统的设计与实现

设计并实现了一种基于乒乓操作的高速数据采集系统。该系统使用两片SDRAM,同时设计了一种全新的SDRAM控制器,以现场可编程逻辑门阵列作为核心平台,通过高速数据接口,将采集到的数据通过总线传输到处理模块进行后续处理,从而完成数据的采集和处理任务。通过FPGA软硬件平台验证表明,该系统各模块均工作正常,并达到吞吐率指标,可满足数据采集、数据缓冲和数据接口匹配的需求。     

OFDM系统中一种有效的符号定时同步方案

针对OFDM系统中的定时同步问题,提出了一种适用于数字音频广播系统的符号定时同步方案,首先通过信号能量比值检测实现粗定时,然后利用时域相位参考信号良好的自相关性完成细定时.与传统方案相比,它能在保证系统诙谐性能的同时,大大降低系统对缓存及控制部分的要求,并且实现简单、灵活性高.     

现场可编程门阵列与单片机结合的数字示波器的设计与实现

将现场可编程门阵列与单片机相结合来设计数字示波器,由现场可编程门阵列进行信号采样,单片机实现LCD显示和键盘操作.实验表明实时采样频率和等效采样频率覆盖范围为1kHz～100MHz,输入阻抗大于1MΩ,且外围电路简单,极大地减少了被测信号所受干扰.     

一种高精度的符号定时同步方法

利用同步搜索和跟踪环路并结合基于多相滤波器的重新抽样法实现高精度同步,提出一种高精度符号定时同步方法．其中多相滤波器组中的滤波器是通过一个低通滤波器取不同群延迟值导出的．该方法是一种基于信号采样时钟速率的全数字化处理过程,其同步精度可达到信号采样间隔的1%以上,且便于FPGA或DSP实现．     

一种可扩展的IEEE 802.11 Ad Hoc网络定时同步算法

提出了一种将IEEE 802.11定时同步功能TSF和令牌轮询模式相结合的Ad hoc网络定时同步算法. 网络定时同步随着节点数量的变化在这2种模式之间切换,有效地解决了IEEE 802.11 Ad hoc网络定时同步功能TSF存在的可扩展性问题. 仿真表明,通过设置合适的门限值,在不同的Ad hoc网络规模下,算法具有很好的定时同步性能.     

OFDM 定时同步设计与FPGA实现

提出了一种基于滑动窗能量检测来实现OFDM定时同步的算法,并阐述基于FPGA实现的过程。为了避免符号之间的干扰（ISI）,通常在信号的起始位置添加保护间隔。该算法利用保护间隔信号能量最小的特点来寻找符号定时同步点。该算法分为粗同步和细同步,通过改变滑动窗的长度,两次寻求滑动窗内信号能量最小值,来确定最佳的符号定时起点。仿真结果表明,该算法具有良好的估计精度。同时给出该算法面向硬件平台的实现方案,具有复杂度低、便于工程实现的特点。     

数字滤波器的FPGA实现

现场可编程门阵列在数字系统设计中可用于子系统及外围电路的实现。本文作者介绍了ＸＩＬＮＩＸ公司的ＸＣ４０００系列及其在数字小菠 器中的应用。