X波段单片集成电路低噪声放大器的应用研究

<正>众所周知,微波单片集成电路(MMIC)具有体积小,可靠性高,使用方便等特点.采用南京电子器件研究所研制的封装X波段MMIC低噪声放大器(见图1),制作了波导接口的低噪声放大器.     

金属外壳封装电路内部水汽含量的分析与控制措施

较为系统地分析了金属外壳封装电路内部水汽来源问题，并在大量试验的基础上，制定了金属外壳封装电路内部水汽含量的有效控制措施，包括对金属外壳封装电路封装气密性的控制、封装环境的控制、封装前烘烤条件的控制等。     

0.5mm间距CSP/BGA器件无铅焊接工艺技术研究

芯片级封装器件因其小尺寸、低阻抗、低噪声等优点广泛应用于电子信息系统中.从器件封装、印制板焊盘设计、焊膏印刷、贴装以及回流焊接等方面探讨了0.5 mm间距CSP/BGA器件无铅焊接工艺技术.     

半导体集成电路、单片和多片集成电路

介绍了采用嵌入式传输线(ETL)和顶端接地的低噪声高性能 K/Ka 频带 P 型高电子迁移率晶体管(PHEMT)MMIC 放大器的设计、构造及性能。在工作频率为31GHz,增益为25dB 时噪声系数为1.2dB。这些放大器可以制作成低成本、超小型接收机模块,用于新兴的航天相控阵通信。这种带有 I/O 和偏压垫片的ETL MMIC 芯片级的封装特性适于倒装芯片组装,从而简化了封装要求。参4     

小型化封装的四通道多功能电路

基于GaAs E/D赝配高电子迁移率晶体管(PHEMT)工艺、多层陶瓷管壳工艺和芯片微组装工艺技术,设计并制作了一种微波小型化封装四通道多功能电路.该多功能电路集成了通道选择、6 bit移相和4 bit衰减等功能,由低噪声放大器(LNA)芯片、功分开关网络多功能芯片(MFC)、数控移相衰减多功能芯片、3-8译码器芯片和多层陶瓷外壳组成.测试结果表明,在频率为2.0～3.5 GHz时,电路增益大于16 dB,噪声系数小于1.3 dB,端口电压驻波比(VSWR)小于1.5∶1,多功能电路采用+5 V/-5 V供电,工作电流分别为110 mA@+5 V,48 mA@-5 V.多功能电路的封装尺寸为19.0 mm×17.0 mm×3.1 mm.     

一种新型集成化X波段低噪声放大器

低温共烧陶瓷 (LTCC)和倒装芯片 (FC)是实现小型化、高可靠微波组件的一种理想的组装和互连技术。文中对带有埋置式电阻的 LTCC微波多层互连基板和倒装芯片组装技术进行了研究 ,以研制出体积小、重量轻、微波性能好的高密度集成化 X波段低噪声放大器。利用商用三维电磁场分析软件 HFSS对集成化低噪声放大器组装和互连中的关键参数进行了仿真和优化。研制出的集成化 X波段低噪声放大器带宽为 1 .6GHz,增益≥ 2 8d B,噪声系数≤ 2 d B,输入 /输出驻波≤ 1 .8,体积仅为 1 2 mm× 6mm× 1 .5 mm。     

应用于双频GPS接收机的CMOS低噪声放大器设计

结合双频GPS接收机的主要性能,提出了第一级低噪声放大器实现方案和电路实现方式.通过对影响单端LNA性能主要因素的分析,在电路结构和封装打线方式上进行改进,实现了低噪声系数高转换增益的单端LNA,从而提高了接收机灵敏度和噪声性能.     

超短波低噪声放大器的设计

采用0.5μm GaAs增强型赝配高电子迁移率晶体管(E-PHEMT)工艺技术设计了一款10～1000 MHz具有低噪声和高线性度的超短波低噪声放大器.该放大器利用有源偏置电路和共源共栅结构设计而成,提出的新型有源偏置电路使该低噪声放大器(LNA)能够在复杂的环境中稳定地工作.仿真结果表明,在工作频带内,增益高于22 ...     

L波段0.9 mW CMOS LNA的分析与设计

给出了一种采用Γ型输入匹配网络的源简并共源低噪声放大器电路结构,分析了在低功耗情况下,高频寄生效应对低噪声放大器(LNA)输入阻抗及噪声特性的影响,并采用此结构设计了一款工作于L渡段的低功耗低噪声放大器.采用CMOS 0.18μm工艺,设计了完整的ESD保护电路,并进行了QFN封装.测试结果表明.在1.57 GHz工作频率下,该低噪声放大器的输入回波损耗小于-30 dB,输出回波损耗小于-14 dB,增益为15.5 dB,噪声系数(NF)为2.4 dB,输入三阶交调点(IIP3)约为-8 dBm.当工作电压为1.5 V时,功耗仅为0.9 mW.     

2.5 GHz RF功率放大器和低噪声放大器模块的设计与实现

功率放大器(PA)和低噪声放大器(LNA)模块是射频(RF)混合集成电路的重要组成部分.文章介绍了2.5 GHz功率放大器和低噪声放大器的设计及其实现过程;阐述了模块中微带线的设计,以及倒扣封装的实现.该模块具有良好的线性度、较大的线性空间、稳定的增益,符合设计要求.     

表面镀层对封帽质量的影响

气密封装工艺技术是混合电路制造的关键技术。在可靠性要求较高的场合,对混合电路产品提出了水汽含量、漏气率和粒子碰撞噪声检测(PIND)合格率的指标要求。封装内部的多余物对电子器件的可靠性带来严重影响。主要从盒体的表面镀层方面进行讨论,分析了不同的金属化结构和不同的镀层厚度对气密封装的影响。实验表明,当封装使用的压力较大时,化学镀镍外壳的镀层容易出现裂纹,造成外壳锈蚀。外壳使用化学镀镍、电镀金结构时,其PIND不合格率较高。当镀层厚度超标时,不仅PIND不合格率较高,也会出现漏气问题。     

“电子封装和PCB组装的材料、工艺和可靠性”学术讲座

课程背景 前言：电子产品日益小型化、高功耗和环保要求对电子封装和PCB组装以及材料供应商提出了许多挑战。在这次讲座中我们将详细讲解电子元件封装和PCB组装技术以及工艺，并了解组装材料和工艺对最终产品质量和可靠性的影响。例举并讨论组装材料，例如焊料合金、焊膏、助焊剂和芯片粘接材料的主要特性，及评估认证这些材料和工艺优化的方法。对HoHS和无铅加工技术和可靠性进行深入的探讨。进一步，我们将回顾发生在电子元器件和PCB组装中的主要失效机理。我们将以实际案例来讲解产品可靠性评估，寿命预测，HALT／ESS试验方法。     

“电子封装和PCB组装的材料、工艺和可靠性”学术讲座

课程背景 前言：电子产品日益小型化、高功耗和环保要求对电子封装和PCB组装以及材料供应商提出了许多挑战。在这次讲座中我们将详细讲解电子元件封装和PCB组装技术以及工艺，并了解组装材料和工艺对最终产品质量和可靠性的影响。例举并讨论组装材料，例如焊料合金、焊膏、助焊剂和芯片粘接材料的主要特性，及评估认证这些材料和工艺优化的方法。对HoHS和无铅加工技术和可靠性进行深入的探讨。进一步，我们将回顾发生在电子元器件和PCB组装中的主要失效机理。我们将以实际案例来讲解产品可靠性评估，寿命预测，HALT／ESS试验方法。     

“电子封装和PCB组装的材料、工艺和可靠性”学术讲座

前言：电子产品日益小型化、高功耗和环保要求对电子封装和PCB组装以及材料供应商提出了许多挑战。在这次讲座中我们将详细讲解电子元件封装和PCB组装技术以及工艺，并了解组装材料和工艺对最终产品质量和可靠性的影响。例举并讨论组装材料，例如焊料合金、焊膏、助焊剂和芯片粘接材料的主要特性，及评估认证这些材料和工艺优化的方法。对HoHS和无铅加工技术和可靠性进行深入的探讨。进一步，我们将回顾发生在电子元器件和PCB组装中的主要失效机理。我们将以实际案例来讲解产品可靠性评估，寿命预测，HALT／ESS试验方法。     

真空烧结工艺应用研究

在功率混合集成电路中,对功率芯片的组装要求热阻小和可靠性高,在这方面传统的芯片组装方法如银浆导电胶粘结或者回流焊接往往不能满足要求.介绍了功率芯片的一种新的组装工艺--真空烧结工艺,并对工艺实施过程中影响质量的因素以及解决办法进行了论述.通过试验和生产验证,证明真空烧结工艺解决了生产中存在的空洞较多和热阻较大等质量隐患...     

Design and implementation of UWB CMOS LC filters LNA for carrier less impulse radio receivers

The design and the implementation of Ultra-wide-band (UWB) CMOS LC filter LNA for Ultra Wide Band carrier less Impulse Radio receivers is presented. Architectures for both single ended and differential ended LNA are proposed for small fractional bandwidths such as the ECC frequency band and for large fractional bandwidths such as FCC frequency band. Simple guidelines to achieve large voltage gain and low noise figure are given. The implementation in standard CMOS technologies in the context of integrated receivers is discussed and simple layout rules allowing reliable designs are proposed. Several LNA prototypes for different fractional bandwidths have been fabricated in a 0.13 μm CMOS technology. Measurement results agree well with the simulations.     

无空洞真空共晶技术及应用

在采用功率芯片集成产品时,往往要求热阻小,可靠性高.在这方面,真空共晶技术与传统的芯片贴装方法如环氧粘结或者手动氮气保护共晶技术相比更具优势.分析了真空环境对共晶焊接的影响,同时对影响真空共晶焊接的工艺因素进行了剖析,通过这些因素的控制,可以得到无空洞的焊接.同时给出了真空共晶技术可能的应用.     

浅谈电刷-导电环摩擦副使用寿命的影响因素

主要从电刷-导电环材料配对和工作环境两方面探讨了电刷-导电环电接触滑动摩擦副使用寿命的影响因素,认为其使用寿命是多种因素综合作用的结果,包括电刷-导电环配对材料的选择,周围气体环境和湿度环境,电接触摩擦副的压力以及相对滑动速度,电刷的加工方法和烧结密度及其中石墨的含量、晶粒大小和晶粒取向等。对于获得高可靠长寿命的滑环具有一定的指导意义。     

Design of a 0.9 V 2.45 GHz Self-Testable and Reliability-Enhanced CMOS LNA

A self-testable and highly reliable low noise amplifier designed in 0.13 m CMOS technology is presented in this paper. This reliable LNA could be used to design the front-end of critical nodes in wireless local area networks to ensure data transmission. The LNA test, based on a built-in self test methodology, monitors its behavior. The test circuit is composed of one sensor and one biasing voltage sensor, and it offers high fault coverage. The high reliability is ensured by the use of redundancies. The LNA works under a 0.9 V supply voltage and the test chip has RF characteristics suitable for 802.11b/g applications. Parametric faults are injected and detected to demonstrate the efficiency of the BIST circuitry. Thanks to the switching on redundant blocks, performances are maintained and hence this proves the reliability of the methodology proposed.     

多排焊盘外壳封装IC金丝球焊键合技术

在多层多排焊盘外壳封装电路的引线键合中,由于键合的引线密度较大,键合引线间的距离较小,键合点间的距离也较小,在电路的键合中就需要对键合点的位置、质量、键合引线的弧线进行很好的控制,否则电路键合就不能满足实际使用的要求。文中就高密度多层、多排焊盘陶瓷外壳封装集成电路金丝球焊键合引线的弧线控制、外壳焊盘常规植球键合点质量问题进行了讨论,通过对键合引线弧线形式的优化以及采用"自模式"植球键合技术大大提高了电路键合的质量,键合的引线达到工艺控制和实际使用的要求。同时,外壳焊盘上键合的密度也得到了提高。