T4快速以太网HUB数据转发器设计及FPGA实现

用VHDL语言设计了100BASE-T4快速以太网HUB中数据转发器电路；分析了基于CSMA／CD协议的T4快速以太网HUB物理子层数据编码和传输机制；硬件结构包括端口控制电路、仲裁电路、时钟多路选择器电路、FIFO电路、核心控制电路、标志生成输出多路选择器电路；用MAX＋PLUSⅡ软件进行了仿真调试和器件下载测试，结果表明该电路系统实现了数据转发目的并且满足CSMA／CD物理子层协议的要求。     

基于VHDL语言实现FPGA设计

介绍采用VHDL语言在现场可编程门阵列器件(FPGA)上实现通用芯片8255的设计,并简要介绍8255的结构,给出VHDL语言设计程序。     

PCI总线控制器的VHDL设计与FPGA实现

首先介绍了PCI总线的技术特点，并结合实际应用，重点叙述了PCI总线设备控制器的VHDL设计与FPGA的实现，他是PCI总线和应用设备的接口，并且用VHDL语言对系统进行了详细的描述与功能仿真。     

基于CPLD／FPGA的VHDL语言电路优化设计

VHDL电路的优化目标是充分利用CPLD／FPGA芯片的内部资源,使设计文件能适配到一定规模的CPLD／FPGA芯片中,并提高系统的工作速度和降低系统成本。分析VHDL语言的特点,并从设计思想、语句运用和描述方法等方面对电路进行优化,提出了利用串行化设计思想和外扩E^2PROM的方法对VHDL电路进行优化,通过对比实验,验证了这两种方法能有效减少程序占用的宏单元（Macro Cell）。     

基于VHDL的4PSK的设计与实现

利用可编程逻辑器件在数字微波通信系统中实现了四相制4PSK(4-ary Phase-Shift Keying)的调制和解调.该设计方案采用层次化、模块化和参数化的设计方法,实现基于载波信号产生、相位调制、相位判别等功能.并给出在MAX+PUSSⅡ软件平台上的仿真结果.结果表明该系统设计稳定可靠.     

基于VHDL的4PSK的设计与实现

利用可编程逻辑器件在数字微波通信系统中实现了四相制4PSK（4-ary Phase-ShiftKeying）的调制和解调。该设计方案采用层次化、模块化和参数化的设计方法,实现基于载波信号产生、相位调制、相位判别等功能。并给出在MAX＋PUSSⅡ软件平台上的仿真结果。结果表明该系统设计稳定可靠。     

一种基于FPGA的可变模计数器的VHDL实现

可变模计数器是数字系统中广泛应用的一种电路模块,本文讨论了一种基于VHDL语言实现的可变模计数器的EDA设计方案,采用FPGA芯片作为设计载体,FPGA具有在线可重构的优点,如需对计数器的技术指标进行修改,只需修改源程序中的相应参数,重新进行编译、仿真、配置即可,使得设计本身灵活性好,便于升级和维护.     

基于FPGA与VHDL的微型打印机的驱动设计

为了取代传统利用单片机驱动微型打印机,使用Altera公司的FPGA芯片EP3C25Q240C8N设计驱动打印机的硬件控制电路,并正确控制微型打印机的工作时序。软件使用硬件描述语言VHDL实现对微型打印机的时序控制,并通过QuartusⅡ软件平台下载到FPGA调试通过,证明该方法行之有效,完全可以取代传统利用单片机来驱动微型打印机,且抗干扰性好,可靠性高,具有较强的可移植性。     

基于FPGA的可编程定时器/计数器8253的设计与实现

本文介绍了可编程定时器／计数器8253的基本功能，以及一种用VHDL语言设计可编程定时器／计数器8253的方法，详述了其原理和设计思想，并利用Altera公司的FPGA器件ACEX 1K予以实现。     

一种基于FPGA的USB3.0 HUB的研究与设计

HUB(集线器)是USB体系中不可或缺的一部分,它是USB的最新规范,由英特尔等公司发起.首先介绍了USB3.0HUB的原理、基本功能和枚举过程;然后提出USB3.0 HUB的总体设计方案;重点描述了此方案中关键模块的设计和实现;并对该方案进行FPGA仿真与验证,验证结果表明该方案的可行性以及它所达到的效果.     

基于FPGA+VHDL的温度控制系统设计

温度检测和控制系统在实际中有着广泛的应用,如温室的温度控制等.本文介绍了一种基于FPGA VHDL的温度控制系统设计.可编程器件(CPLD/FPGA)和硬件描述语言VHDL的出现使得数字电路的设计周期缩短、难度减小.系统采用FPGA作为核心控制器件和VHDL进行编程,设计采用模块化思路:分别实现各个模块(包括温度检测、键盘输入、温度显示和控制),再加以整合实现整个系统,达到了温度控制的目的.     

卷积交织器和解交织器的VHDL设计和FPGA实现

介绍了信道编码中所采用的前向纠错编码(FEC)方案中的重要技术——卷积交织器和解交织器的原理，并在此基础上提出了一种VHDL设计和FPGA实现方案，给出了具体的实现方法，该方法具有实现简单和占用资源少的优点。     

基于VHDL的FPGA开发

文章介绍了硬件电路描述语言VHDL的特点和描述方法,并应用VHDL介绍了一个设计实例。以FPGA器件为核心的数字系统设计使整个系统显得精简,并能达到所要求的技术指标,具有灵活的现场更改性,还有高速、精确、可靠、抗干扰性强等优点。     

VHDL逻辑综合及FPGA实现

运用ＶＨＤＬ语言描述了一个１２×１２位的高速补码阵列乘法器。重点是运用ＶＨＤＬ逻辑综合优化该乘法器，并进行了乘法器的ＸｉｌｉｎｘＦＰＧＡ实现、功能仿真和时序仿真。经选用ＸＣ４００５ＰＣ－８４－４芯片进行验证，证明了其正确性     

基于FPGA的运动控制高速芯片设计与实现

复杂控制算法实现,是目前运动控制器实现技术研究的一个热点.本文在完成复合模糊PI控制算法设计的基础上,分析了模糊运算硬件实现的复杂度,提出了一种数字化的运动控制器硬件设计方法:基于FPGA的数字硬件平台,采用Svstem Generator(SG)模块与VHDL语言相结合的方法进行控制器设计.该设计方法综合了SG快速高效建模和VHDL功能模块层次化的思想,缩短了FPGA控制器的设计开发周期.以无刷直流电机(BLDCM)为控制对象的实验结果表明,采用SG、MATLAB/Simulink与VHDL三者有机结合,利用FPGA设计模糊PI运动控制器的有效性,该模糊控制芯片的系统时钟达155.981MHz.     

基于VHDL的TPC译码器设计

Turbo乘积码是一种性能卓越的前向纠错码,具有译码复杂度低,且在低信噪比时可以获得近似最优的性能。介绍基于Chase算法的Turbo乘积码软入软出（SISO）迭代译码算法,提出基于VHDL硬件描述语言的TPC译码器设计方案,并在FPGA芯片上进行了仿真和验证。仿真结果证明该译码器有很大的实用性和灵活性。