USB—1149.1边界扫描控制器的设计与实现

随着支持IEEE1149.1标准的边界扫描芯片的广泛应用,边界扫描技术得到了迅速发展;根据该标准,提出了一种基于USB总线的边界扫描控制器的设计方案;该方案采用CY7C68013作为USB2.0接口控制器,JTAG主控单元使用测试总线控制器ACT8990;依据该方案设计的控制器能够完成USB协议和JTAG协议的相互转换,生成符合IEEE1149.1标准的测试信号;实验以内测试为例,验证该控制器能够正常工作;在此基础上进行了其他功能测试;实验结果表明,该控制器能够完成对数字电路的边界扫描测试,并能初步判断故障类型,具有测试方便、传输速度快等特点,提高了测试效率。     

高速边界扫描主控器设计

分析边界扫描测试技术的工作机制和对测试支撑系统的功能需求,提出一种基于USB总线的高速边界扫描测试主控器的设计方案.利用CY7C68013作为USB2.0接口控制器,使用CPLD实现JTAG主控硬核,完成JTAG协议和USB总线协议的相互转换.JTAG的TCK时钟频率可调,最高可达48 MHz.用户可利用该边界扫描控制器方便高效地进行边界扫描测试.     

高速边界扫描主控器设计

分析边界扫描测试技术的工作机制和对测试支撑系统的功能需求,提出一种基于USB总线的高速边界扫描测试主控器的设计方案。利用CY7C68013作为USB2．0接口控制器,使用CPLD实现JTAG主控硬核,完成JTAG协议和USB总线协议的相互转换。JTAG的TCK时钟频率可调,最高可达48MHz。用户可利用该边界扫描控制器方便高效地进行边界扫描测试。     

基于网络的边界扫描测试技术的研究与实现

将边界扫描测试技术应用于远程测试,解决高密度电路系统及复杂测试环境带来的测试问题,可实现仪器设备的远程测试与故障诊断:深入研究了IEEE1149.1边界扫描测试标准,提出了一种基于SPI接口的边界扫描测试控制器设计方案,设计网络接口电路及硬件底层驱动程序,并组建基于网络的边界扫描测试系统硬件平台;对被测电路进行测试验证,测试结果表明,该测试控制器可产生符合IEEE1149.1标准的JTAG测试信号,该测试系统可完成边界扫描的远程测试,硬件结构简洁且使用灵活,有较高的性价比,具有较好的应用前景.     

边界扫描测试的软件实现

随着芯片集成度和印刷电路板复杂度的不断提高，边界扫描测试技术在芯片故障检测中的应用越来越广泛。该文在分析IEEE JTAG标准和并口标准的基础上，设计开发了边界扫描测试软件。引入Access为后台数据库，实现了多种芯片的故障检测功能；介绍了边界扫描测试的基本原理和结构；讲述了BST软件设计中精确时钟控制、管脚查找、显示管脚波形等设计方法。以Altera的ep1c6q240器件为例，介绍了整个边界扫描测试过程。     

基于AVR单片机的边界扫描测试控制器设计

根据边界扫描测试IEEE1149.1技术标准,采用AVR单片机以及边界扫描总线控制芯片74ACT8990设计了边界扫描测试控制器;该控制器通过串口与计算机通信,将计算机的指令转化为符合边界扫描标准的测试时序信号,注入被测板;并且采集被测板响应,送回计算机进行故障诊断;该测试控制器结构简单,使用方便而且成本低;通过实际测试验证,测试控制器产生的测试信号符合IEEE1149.1系列标准,可以用于功能测试、数字电路故障诊断以及边界扫描研究。     

基于USB接口的边界扫描测试控制器设计

边界扫描测试技术是目前一种主流的可测性设计技术,它以特有的结构和检测方法克服了复杂数字电路板测试的技术障碍,能大大提高数字电路的可测试性;采用DSP和边界扫描总线控制芯片74LVT8980设计了边界扫描测试控制器,该控制器采用USB总线与计算机进行通信,实现USB通信协议与边界扫描总线协议的自动转换,测试数据能够自动加载、采集和诊断;实际测试表明这种方法具有方便、快捷、即插即用的特点.     

适用于高级数字网络测试的边界扫描芯片特性研究

为解决高级数字网络交流耦合/差分的故障检测问题,对高级数字网络测试边界扫描标准(IEEE1149.6)进行了研究;针对符合IEEE1149.6标准的典型元件,基于测试结构和测试指令两个方面,简要阐述了高级数字网络的边界扫描测试原理;并对典型元件进行了特性参数分析与测试结构仿真;仿真结果表明:1149.6结构芯片可以实现对交流耦合差分通道中测试信号的边沿检测;最后通过实际的电路测试实验,给出了电路测试设计方法,为熟知边界扫描技术的设计者提供了有价值的参考.     

USB与CAN总线转换电路的设计

设计了一套USB总线与CAN总线的转换电路及其软件。系统以8位单片机为转换电路的控制器,用CH374芯片作为USB端的主控芯片,用SJA1000作为CAN接口芯片。设计了系统的硬件电路,给出了基于该电路的软件实现方案,并编写了程序代码。为了克服CAN总线容易受到外界干扰的弱点,使用6N137进行信号隔离。对设计的系统进行了实验测试,实现了USB与CAN总线转换的功能。     

一种新型JTAG数据的快速加载方法

为解决传统边界扫描测试诊断软件在加载测试数据时出现不稳定而影响测试结果的问题,通过对边界扫描技术的研究和对传统边界扫描测试方法的分析,在实验中发现测试数据经过外部动态缓存和外部时钟的统一触发后不仅可以消除数据的不稳定性还可以得到可调的测试频率,在此基础上,利用微处理器和可编程逻辑器件的协同控制,设计了一种基于USB协议的JTAG端口测试数据快速加载方法;系统仿真和实验结果表明,加载数据稳定可靠,取得了比一般加载方法更好的效果.     

基于USB总线的边界扫描测试主控系统的设计

分析了边界扫描测试技术的工作机制对测试主控系统的功能需求。提出了一种基于USB总线的低成本边界扫描测试主控系统的硬件设计方案;该系统以便携式计算机为平台,用FPGA实现JTAG主控器生成满足IEEE1149．1协议的边界扫描测试信号,并用普通的SRAM实现存储器共享;该系统可以对系统级、PCB级和芯片级集成电路进行边界扫描测试以及进行边界扫描测试的研究和实验;通过试验,系统性能满足设计要求。     

基于边界扫描技术的TAP接口研究

边界扫描机制是一种新型的VLSI电路测试及可测试性设计方法。该文在研究边界 扫描体系结构和TAP接口控制器的基础上，在一个测试系统中，实现了基于JTAG规范的主TA P 接口设计。     

建立在模拟集成电路上的边界扫描设计

对模拟芯片边界扫描测试方法进行了研究,结合IEEE1149.1标准框架结构和IEEE1149.4标准混合信号测试总线思想构建了模拟芯片边界扫描测试电路,运用了数字移位寄存器和模拟开关构成模拟边界扫描单元,并编写了TAP控制器及其它电路的VHDL代码,通过实验仿真验证了测试电路的可行性。测试电路可以完成模拟芯片的简单互连测试以及性能测试。     

基于网络的混合信号边界扫描测试系统的设计与实现

将边界扫描技术与网络技术结合,解决高密度电路系统特别是混合信号电路及复杂测试环境带来的测试问题,可实现远程测试与故障诊断;设计了一种基于网络的混合信号边界扫描测试软硬件系统,硬件部分设计了边界扫描测试控制器、网络接口电路并实现了硬件底层驱动程序,软件部分实现了边界扫描测试系统程序和网络接口功能函数;对被测电路进行测试验证,测试结果表明系统可完成混合电路的远程边界扫描测试,具有较好的应用前景。     

基于IEEE 1149.4标准的模拟电路功能性测试模型研究

IEEE 1149.4混合信号电路边界扫描测试总线标准为模拟电路的可测性设计提供了一个基本的框架,但具体的实现方法需要研究人员进行设计。用开关矩阵、单片机、dds芯片构成了基于IEEE 1149.4标准的模拟电路功能性测试模式。经可控性、可观性试验,能够反映IEEE 1149.4标准中针对模拟电路的边界扫描构架与思想,为更多将边界扫描应用于模拟电路的可测性设计中去,打下了良好的基础。     

基于VXI总线的多功能边界扫描控制器的研制

根据系统级边界扫描测试技术的需求,研制了基于VXI总线的多功能边界扫描测试控制器,具备三种操作模式：IEEE1149．1TAP模式、IEEE1149．5主控制器模式和从控制器模式;由上位机控制模件组态到期望的模式,模件上的TAP口控制器产生1149．1测试信号,提供给JTAG口用于通过TDO／TDI扫描链对被测目标板进行边界扫描测试;IEEE1149．5主控制器可完成和从控制器间的通讯以便对机箱或子系统级中可测试性模件进行边界扫描测试,兼容于BSDL和EDIF文件格式的自动测试向量生成软件可实现多种扫描测试功能。     

JTAG软核设计与仿真

JTAG边界扫描测试是一种新型的VLSI电路测试及可测试性设计方法。本文论述了边界扫描技术的结构特征及软核设计方法,并分析了JTAG电路中数据传输的路径及电路对速度的影响,以采样指令为例进行了功能仿真。     

JTAG软核设计与仿真

JTAG边界扫描测试是一种新型的VLSI电路测试及可测试性设计方法。本文论述了边界扫描技术的结构特征及软核设计方法．并分析了JTAG电路中数据传输的路径及电路对速度的影响，以采样指令为例进行了功能仿真。     

边界扫描技术在VLSI电路设计中的应用研究

边界扫描技术（BST）是一种新型的VLSI电路测试方法,但在扫描链路的设计中如何将不同厂家、不同型号、不同工作电压的BS器件实现JTAG互连,如何将边界扫描测试、在线编程和仿真结合起来一直是一个亟待解决的问题;为解决上述问题,在大规模集成电路设计中采用逻辑可编程扫描链方法,利用边界扫描技术对电路板进行测试,实验证明采用逻辑可编程扫描链方法可有效的解决测试与在线编程（或在线仿真）的兼容问题。     

混合信号电路可测性结构研究

在深入研究IEEE1149.1及IEEE1149.4标准的基础上,对基于边界扫描的混合信号电路的可测性结构进行了探索;对所设计混合信号电路可测性结构用可编程逻辑器件及外部模拟电路进行硬件的具体实现,构建了验证模块DOT4MBST;同时以DOT4MBST与IEEE1149.4工作组提供的标准验证芯片为核心对同结构的混合信号电路构建了验证电路;最后对验证模块DOT4MBST及验证电路进行了测试验证,测试结果表明,所设计的混合信号电路可测性结构是可行的,并可以应用到混合信号电路中提高电路的可测试性。