混沌分量对相位噪声测量的影响

针对在相位噪声测量过程中,存在测得的振荡器相位噪声比实际中使用时的相位噪声要好一些的问题,考虑到非线性系统中,混沌现象的普遍存在,提出修正振荡器的输出表达式,使其中含有弱混沌分量。采用常用的鉴相测量法,通过仿真得出混沌分量对振荡器相位噪声测量的影响结果。讨论了为减小混沌信号对振荡器相位噪声的影响所需研究的一些问题。     

2.4GHz低相位噪声CMOS负阻LC压控振荡器设计

为了有效降低工作于射频段的全集成CIVICS负阻LC压控振荡器的相位噪声,介绍了利用电阻电容滤波技术对振荡器相位噪声的优化,并采用Chartered 0.35μm CMOS标准工艺设计了一款全集成CMOS负阻LC压控振荡器,其中心频率为2.4GHz,频率调谐范围达到300MHz,在3.3V电压下工作时,静态电流为12mA,在偏离中心频率600kHz处,仿真得到的相位噪声为-121dBc/Hz.该设计有效地验证了电阻电容滤波技术对相位噪声的优化效果,并为全集成低相位噪声CMOS负阻LC压控振荡器的设计提供了一种参考电路.     

CMOS环形振荡器相位噪声仿真分析

通过分析环形振荡器的一阶线性模型,得到环形振荡器相位噪声的功率谱的近似表达式.为了分析相位噪声的时域特征,引进谱综合法,并利用快速傅立叶变换(FFT),求出了相位噪声的时域采样信号.并进一步分析了相位噪声的采样信号的自相关序列,发现相位噪声是一个长记忆过程,具有非平稳的特征.采用Yule-Walker功率谱估计法,分析了相位噪声的采样信号的功率谱密度,其仿真结果进一步验证了理论分析结果.     

2．4GHz低相位噪声CMOS负阻LC压控振荡器设计

为了有效降低工作于射频段的全集成CMOS负阻LC压控振荡器的相位噪声．介绍了利用电阻电容滤波技术对振荡器相位噪声的优化,并采用Chartered 0．35μm CMOS标准工艺设计了一款全集成CMOS负阻LC压控振荡器,其中心频率为2.4GHz,频率调谐范围达到300MHz,在3．3V电压下工作时,静态电流为12mA,在偏离中心频率600kHz处,仿真得到的相位噪声为-121dBc／Hz。该设计有效地验证了电阻电容滤波技术对相位噪声的优化效果,并为全集成低相位噪声CMOS负阻LC压控振荡器的设计提供了一种参考电路。     

适用于频率综合器的宽带低相噪VCO设计

针对频率综合器在宽调谐范围下相位噪声变差的问题,设计了一款适用于频率综合器的宽调谐范围低相位噪声的压控振荡器;采用180nm BiCMOS工艺,运用可变电容阵列和开关电容阵列实现宽调谐范围;通过加入降噪模块,滤除压控振荡器产生的二次谐波和三次谐波,增大输出振幅,降低相位噪声;并在压控振荡器输出端加入输出缓冲器,降低频率综合器其他器件对压控振荡器的影响;通过Cadence软件对压控振荡器进行仿真,仿真结果表明：调谐电压为0.3~3V,压控振荡器的输出频率范围为2.3~3.5GHz;当压控振荡器的中心频率为3.31GHz时,在偏离中心频率10kHz、100kHz和1MHz处的相位噪声分别为-93.21dBc/Hz,-117.03dBc/Hz,-137.41dBc/Hz,功耗7.66mW;在较宽的频率范围内,取得良好的相位噪声抑制,提高压控振荡器的噪声性能,满足宽带低相噪频率综合器的应用需求。     

利用Eldo RF对振荡器相位噪声的优化

相位噪声是振荡器设计中的一个重要指标,也是较难优化的一个指标,特别是在集成电路设计中片上电感的品质因数比较低的条件下.Eldo RF是Mentor公司用于射频集成电路设计的仿真工具,利用Eldo RF分析了振荡器中各个器件对相位噪声的影响,并进行了优化噪声的设计,最终使相位噪声优化了37 dBc/Hz.     

相位噪声对双基SAR成像影响仿真分析

通过仿真分析研究了振荡器相位噪声对双基SAR成像的影响。根据振荡器相位噪声的幂律模型,建立了含有相位噪声的双基SAR相位同步误差模型。利用白噪声滤波法得到幂律谱中有色噪声的时域序列,在回波仿真过程中注入相位噪声,通过双基SAR成像处理和点目标质量评估,对比分析了在不同分辨率下相位噪声对成像性能的影响以及高分辨率成像对噪声的要求。仿真发现相位噪声主要使方位向PSLR、ISLR变大并使旁瓣上升,其中积分旁瓣比和峰值旁瓣比对噪声最敏感,并且方位向分辨率越高对噪声越敏感。文中的分析方法和结论对于双基SAR的工程实现具有一定的指导意义。     

一款低噪声八相位锁相环设计

基于宽频率范围数字系统的需求,在0.13μm工艺下设计了一款宽输出范围、低抖动八相位锁相环。首先通过数学建模优化环路带宽,在系统级减小环路噪声;在振荡器中引入了前馈传输管单元以提高振荡频率并降低振荡器相位噪声;最后利用具有伪静态结构的D触发器来降低鉴相器和分频器的功耗并提高其抗噪声能力。仿真结果表明,VCO输出频率在1.2 GHz时相位噪声为-95dBc/Hz@1MHz,FOM功耗为4.5PJ@2GHz。     

正交相位输出压控振荡器的低相位噪声优化设计

分析了负阻结构 LC 压控振荡器各组成部分对相位噪声的贡献途径及优化方法;介绍了利用两独立 VCO 核心输出正交相位信号的原理及其相位噪声优化方法;利用所得结论设计出工作于 ISM波段2.4GHz 的 QVCO,相位噪声在100kHz、1MHz 和3MHz 频偏处分别达到-103.3、-121.1和-125.9dBc/Hz,仅消耗功率3.8 mW;所设计电路利用 HJTC0.18μm工艺制造,占用芯片面积0.75mm×1mm。     

低相位噪声低功耗LC压控振荡器的设计

在分析压控振荡器相位噪声的基础上,通过采用尾电流整形滤波技术设计了一种低相位噪声低功耗差分LC压控振荡器.电路设计采用TSMC 0.18um 1P6M CMOS RF工艺,利用Cadence软件中的SpectreRF工具对电路进行了仿真,结果显示,在电源电压VDD=1.8V时,其中心频率为1.8GHz,频率的变化范围为1.43～1.82 GHz,相位噪声为-121dBc/Hz@600kHz.静态功耗仅为2.5mW(1.8V×1.39mA).     

UHF RFID系统相位噪声的研究与仿真

介绍一种UHF RFID系统本振相位噪声性能分析的方法。在一般情况下,相位噪声是频率源信号与干扰信号的相互混频。在UHF RFID系统中发射信号与本振信号使用的是相同的振荡器,距离相关现象会影响相位噪声性能的指标要求。在考虑到距离相关影响的前提下重新得到RFID系统的新的相位噪声方程并进行仿真,仿真结果表明距离相关是UHF RFID系统设计中的重要因素。     

一种用于GPS波段的低相噪VCO设计

设计了一种工作频率为1.8 GHz的低相噪频率可调的LC压控振荡器电路。该压控振荡器采用AMOS管作为变容二极管,提高了频率的调谐范围。为了降低电路的相位噪声,设计中采用了PMOS顶部偏置电路代替底部的NMOS偏置电路,并在电路中串联了一个大电容以滤除电路中的高频噪声。仿真测试结果表明,该电路在1 MHz频偏时其相位噪声为-116.5 dBc/Hz。     

一种低功耗低噪声8相位输出环形振荡器

针对环形振荡器的功耗大、噪声大、线性度差等问题,基于TSMC 55 nm工艺,提出了一种新型交叉前馈结构环形振荡器电路。深入分析了器件自身热噪声、闪烁噪声对环形振荡器输出相噪贡献百分比,利用电容滤波技术来降低振荡器输出相噪,采用源极负反馈电路得到线性电流来改善调频线性度,并提供了宽调谐范围。Spectre RF仿真结果表明,设计的环形振荡器频率覆盖范围为0.2 GHz~3.8 GHz,产生8相位,相位噪声为-91.34 d Bc/Hz@1 MHz,在1.2 V电源电压下消耗电流为4.6 m A,线性度良好。     

低功耗宽调谐范围锁相环设计

针对传统锁相环输出频率范围有限、功耗大的缺陷,通过对压控振荡器震荡机理进行理论分析,设计了一款用于时钟发生器的低功耗、宽调谐范围、低相位噪声锁相环。该锁相环采用了新型可编程、低调谐增益、低功耗的环形振荡器,达到了宽频率输出范围、低相位噪声、低功耗的目的,采用SMIC公司0.18um混合信号工艺,用Cadenced的Hspice仿真工具进行仿真,在1.8V电源电压供电情况下获得了50MHz~1.7GHz的频率锁定范围和1.8mW~2.3mW的较低功耗。单边带相位噪声在10KHz频偏处为-104dBc/Hz.。     

脉冲取样锁相环的设计与实现

为实现脉冲取样锁相环,描述了工作原理,分析了相位噪声模型,提出了设计中的问题,并给出了设计实例.设计中采用高频集成取样鉴相器以及具有优异噪声性能、高频谱纯度和高稳定度的介质振荡器(DRO),通过高级设计系统(ADS)仿真,实现了较高的相位噪声指标,相位噪声测试结果与理论值非常接近．与数字锁相环相比,脉冲取样锁相环具有优...     

一种CMOS电流饥饿型环形压控振荡器

设计了一种基于CSMC的0.5μm工艺的电流饥饿型环形压控振荡器。仿真工具采用Cadence Spectre,仿真结果表明,振荡器相位噪声达到了-105.432dBc/Hz@1MHz。     

差分LC压控振荡器相位噪声和功耗的优化

基于0.18um射频CMOS工艺,提出三种LC压控振荡器相位噪声和功耗的优化方法.主要思想是:一,通过精心设计,使得PMOS和NMOS差分晶体管对的跨导相等,从而取得对称的输出电压;二,采用偏置晶体管的噪声滤除技术,进一步降低相位噪声;三,确保差分晶体管对的工作区域始终在饱和区和三极管区的边界上,从而实现相位噪声和功耗的最优化.仿真结果证明,在中心频率为2GHz、频率调谐范围为12.4%的条件下,得到最优化的相位噪声为:-102.6dBc/Hz@100KHz、-121.1dBc/Hz@600KHz,且功耗仅为5.4mW.     

2.42 GHz宽带低相噪LC压控振荡器的设计

采用一种基于开关电容阵列(SCA)和电压、电流滤波相结合的电路结构,设计了一个宽调谐范围低相位噪声的互补交叉耦合型LC压控振荡器。利用ADS仿真软件对电路进行仿真,达到了宽调谐、低相位噪声、低功耗的要求。     

用负阻法实现S波段低相噪压控振荡器设计

采用分布式微带电路结构和负阻振荡法设计了频率范围为2．4—2．8GHz的压控振荡器（VCO）,根据ADS软件进行建模并仿真,确定了VCO的电路参数,同时对振荡器的相位噪声和输出功率等关键参数进行了仿真优化。最终通过对实际制作出的VCO测量,验证了该模型的准确性,频段内的相位噪声达到-90dBc,Hz@10KHz,输出功...     

Ku波段0.18μm CMOS压控振荡器电路设计

在TSMC 0.18μm RF CMOS工艺下设计了一个Ku波段电感电容压控振荡器,该电路采用NMOS交叉耦合型,结合滤波技术降低相位噪声,并利用开关电容阵列为其扩频,使电路获得卓越的性能。后仿真结果表明,该电路实现了10 GHz~14 GHz的宽调频,在整个频带内其相位噪声低于-112 dBc/Hz在1 MHz的偏移处;在1.8 V的电压下,核心电路工作电流为5 mA。