长时间高精度运算放大器

亚洲经济风暴对东亚及东南亚各国(地区)在信息产品开支的影响程度各异，受创最重的首推印尼，开支将减少50％以上，菲、马、泰、韩其次，减少20～50％，新加坡和香港地区减少5～20％，减少不及5％的只有中国和印度。     

一种CMOS电流型运算放大器

本文描述一种全差动输入、差动输出的电流型运算放大器（ＣＯＡ）。该放大器采用三个第二代电流转换器（ＣＣＩＩ）作为基本单元部件。在全对称电流型反馈放大器中能提供恒定的增益－带宽乘积或者在互阻抗反馈放大器中提供恒定带宽。该放大器的增益－带宽乘积为３ＭＨｚ，失调电流为０．８μＡ（信号范围±７００μＡ），理论上转换速率极大。此放大器采用２．４μｍ标准ＣＭＯＳ工艺实现。     

CMOS运算放大器和电压比较器

ＣＭＯＳ运算放大器和电压比较器曾庆贵根据被处理信号的性质，集成电路有数字集成电路和模拟集成电路之分。数字集成电路又称逻辑电路，是指能够对数字信号进行算术或逻辑运算的电路，如门电路、触发器、计数器和寄存器等；而模拟集成电路是对模拟信号（即连续变化的信号...     

一种轨至轨CMOS运算放大器的设计

采用华虹NEC0．35μml P2M工艺，设计了一种利用比例电流镜控制的恒跨导R2R输入级及AB类控制输出级的运放结构。仿真结果表明，在2．5V共模输入电压，10pF负载电容和1M负载电阻并联时取得了56dB开环电压增益，60°相位裕度和2．4MHz的单位增益带宽。     

NJU7029：CMOS双运算放大器

New Jqom Roclio公司推出低噪声CMOS双运算放大器NJU7029。NJU7029沿袭了低噪声CMOS单运算放大器NJU7009的技术特性,具有轨到轨输出,为双CMOS运算放大器。     

CMOS运算放大器的辐照和退火行为

介绍了CMOS运算放大器电路经电离辐照后 ,在不同偏置及不同退火温度下 ,运放整体性能参数、电路内部单管特性及功能单元电路的节点电流、电压的变化规律 ,分析了引起运放辐照后继续损伤退化的基本原因 .结果显示 ,运放电路辐照后的退火行为与偏置及温度均有较大的依赖关系 ,而这种关系与辐照感生的氧化物电荷和Si/SiO2 界面态密度的增长与退火直接相关     

CMOS运算放大器的辐照和退火行为

介绍了CMOS运算放大器电路经电离辐照后,在不同偏置及不同退火温度下,运放整体性能参数、电路内部单管特性及功能单元电路的节点电流、电压的变化规律,分析了引起运放辐照后继续损伤退化的基本原因.结果显示,运放电路辐照后的退火行为与偏置及温度均有较大的依赖关系,而这种关系与辐照感生的氧化物电荷和Si/SiO2界面态密度的增长与退火直接相关.     

高增益0.6μm CMOS运算放大器

本文介绍了采用CSMC 0.6μm CMOS工艺设计的两级放大结构的高增益运算放大器电路。用Hspice软件对电路进行了仿真,绘制了版图并给出了测试方案。仿真结果表明,在-40℃~120℃的温度范围内,电路能够将输入信号放大5000倍以上。电路采用+5V或者3.3V单电源供电,芯片面积为1070μm×640μm。测试结果表明,该运算放大器工作电流小于2mA,增益72dB。     

一种高增益带宽积CMOS跨导运算放大器

提出了一种高增益带宽积CMOS跨导运算放大器,它采用多级前馈补偿结构。该跨导运算放大器采用调零电阻补偿技术,取消了一个非主极点,以提高电路的增益带宽积。电路采用0.18 μm 标准CMOS工艺进行设计,并采用Hspice工具仿真。仿真结果表明,在1.2 V工作电压下,直流增益为71 dB,增益带宽积为1.4 GHz,功耗为2.2 mW。     

高性能CMOS运算放大器的设计

基于0.5μm标准CMOS工艺,利用折叠式共源共栅电路和简单放大器级联结构,设计了一种增益高、建立时间短、稳定性好和电源抑制比高的低压CMOS运算放大器.用Cadence Spectre对电路进行优化设计,整个电路在3.3V工作电压下进行仿真,其直流开环增益100.1dB,相位裕度59°,单位增益带宽10.1MHz,建立时间1.06μs.版图面积为410μm×360μm.测试结果验证了该运算放大器电路适用于电源管理芯片.     

一种高电源抑制比CMOS运算放大器

解释了基本两级CMOS运算放大器电源抑制比(PSRR)低的原因;提出了只通过改变偏置结构来提高CMOS运算放大器PSRR的方法.采用0.35 μm标准CMOS工艺库,在Cadence环境下进行仿真,结果显示:通过改变偏置结构,运算放大器的PSRR在一个很宽的频率范围内比传统运算放大器可提高20 dB以上.     

一种高速高增益CMOS运算放大器的设计

设计了一种应用于采样保持电路中高速高增益运算放大器。该运放采用全差分增益提高型共源共栅结构。在输入信号通路上加入适当的补偿电容,消除了零极点对对运放建立时间的影响,同时对主运放的次极点进行了优化,改进了相位裕度。采用0.35μmCMOS工艺仿真,结果表明,运放的开环直流增益达到106dB,单位带宽为831MHz（负载电容8pF）,相位裕度为60.5°,压摆率为586V/μs,满足12位50MS/s流水线ADC中采样保持电路性能要求。     

一种高增益带宽CMOS全差分运算放大器的设计

介绍了一种采用折叠式共源共栅结构的高增益带宽全差分运算放大器的设计和实现,详细讨论了折叠式共源共栅放大器的电路结构、共源共栅偏置电路,以及开关电容共模反馈电路(SCCMFB).电路的设计基于CSMC 0.5μm DPTM 5V混合信号工艺.仿真结果表明,该电路在5V电源电压下具有64 dB直流开环增益、155 MHz单位增益带宽.通过在一款ADC电路中流片验证,该放大器达到设计指标要求.     

Low‐Voltage CMOS Current Feedback Operational Amplifier and Its Application

A novel low‐voltage CMOS current feedback operational amplifier (CFOA) is presented. This realization nearly allows rail‐to‐rail input/output operations. Also, it provides high driving current capabilities. The CFOA operates at supply voltages of ±0.75 V with a total standby current of 304 µA. The circuit exhibits a bandwidth better than 120 MHz and a current drive capability of ±1 mA. An application of the CFOA to realize a new all‐pass filter is given. PSpice simulation results using 0.25 µm CMOS technology parameters for the proposed CFOA and its application are given.     

低压低功耗CMOS电流反馈运算放大器的设计

通过在输出级采用电阻反馈,以增强负载驱动能力,采用隔离补偿电容,以消除低频零点等方式,设计了一种性能较高的CMOS电流反馈运算放大器。在1.5 V电源电压下,当偏置电流为1μA,负载电容为80 pF时,采用BSM3 0.5μm CMOS工艺进行HSPICE仿真。结果表明,该电路结构达到了76 dB的开环增益、312 MHz单位增益带宽、62°相位裕度,139 dB共模抑制比,功耗仅为0.73 mW。     

一种高单位增益带宽CMOS全差分运算放大器

设计并讨论了一种高单位增益带宽CMOS全差分运算放大器。由于折叠共源共栅结构电路具有相对高的单位增益带宽以及开关电容共模反馈电路稳定性好、对运放频率特性影响小等优点,故设计的放大器采用了折叠共源共栅结构以及开关电容共模反馈电路技术,并达到了高单位增益带宽的设计目的。基于TSMC0·25μmCMOS工艺,仿真结果表明,在2·5V的单电源电压下,运算放大器的直流开环增益为70dB,单位增益带宽为500MHz。     

一种高增益CMOS两级运算放大器的设计

介绍了一种采用0.6μm CMOS工艺设计的高增益两级运放结构。结构主要采用基本的两级运放结构,并采用增益提高技术提高放大器的增益。用SmartSpice软件对电路进行了仿真,仿真结果表明,此电路能够将输入信号放大20000倍以上,单位增益带宽为13MHz,±2.5V电源供电,功耗小于1.4mW。     

一种高增益低功耗CMOS运算跨导放大器的设计

本文采用套筒式级联增益自举电路,设计了一种用于高速、高分辨率ADC的CMOS全差分运算放大器,达到了高增益、低功耗的设计目标。在3.3V电源电压下,基于TSMC0.35μm CMOS工艺模型,本设计驱动1pF负载时,相位裕度为65°,单位增益带宽为320MHz,功耗5.7mW,压摆率为200V/μs。