一种可重用的验证平台结构

传统的验证方法学已经不能满足SoC验证的需求,现在通常使用验证平台来提高验证的质量.SoC的设计实际上是IP的集成设计,因此需要建立两个验证平台:IP单独验证平台和SoC集成验证平台.为了减少验证时间,提高验证质量,最有效的办法是使这两个验证平台统一,即IP单独验证平台的部分元件甚至全部元件可以直接被SoC集成验证平台重用.文中提出的验证平台结构,可以直接使IP单独验证平台的部分元件,如激励、驱动、监视器、脚本等可以直接为SoC集成验证平台所重用.     

验证平台的可重用性分析

传统的验证方法学已经不能满足SoC验证的需求,现在通常使用验证平台来提高验证的质量.SoC的设计实际上是IP的集成设计,因此需要建立两个验证平台IP单独验证平台和SoC系统验证平台.为了减少验证时间,提高验证质量,最有效的办法是使这两个验证平台统一,即IP单独验证平台的部分元件甚至全部元件可以直接被SoC系统验证平台重用.本文对验证平台的元件,如激励、驱动、监视器、脚本等的可重用性进行了分析,并提出了达到最大可重用的验证平台的设计方法,按该方法设计的验证平台的可重用率至少可达到60%.     

基于虚拟SoC平台的IP正交激励验证方法

针对传统的IP验证方法中模块级验证平台与激励发生机制效率较低且难以重用的问题,提出一种基于虚拟SoC平台的正交激励验证方法,以优化IP验证流程.通过高层抽象建模,对传统IP验证平台进行扩展,构建包括系统级功能模型与外设行为模型在内的IP验证虚拟SoC平台;基于此平台提出通信与计算分离的正交化激励映射,并分别优化IP通信接口与逻辑功能验证用例生成流程.多个IP的功能验证实例结果表明,该方法可显著地提高IP验证重用性与验证效率,降低验证复杂度.     

基于FPGA的SoC/IP验证平台的应用

基于FPGA的验证平台能够缩短SoC芯片的开发时间,提高验证工作的可靠性,并具有可重用性。利用Xilinx公司的FPGA作为一个基于标准总线连接的IP模块验证平台,并将待验证IP模块综合后下载于FPGA中,通过软硬件协同验证的方法,验证了待测IP模块的正确性。通过介绍SPI模块的验证方法,给出了基于FPGA的SoC/IP验证的软件设计思路。     

纯SV语言搭建验证平台

面对日益复杂的芯片系统设计和IP的高度集成方式,验证的重要性日益增加。传统的验证主要依赖于直接测试,虽然直接测试平台也可以采用有限的随机方式,但是通常是通过产生随机数的方式来实现的,而不是在每个数据单元简单地写入预先设定的值。直接测试方法适合于小设计,但一个典型SoC设计需要上千个测试用例,耗时太长。因此提升验证产量的唯一方法是减少产生测试所消耗时间。基于SystemVerilog具有丰富语言能力、能描述复杂验证环境、产生带约束的随机激励、面向对象编程、功能覆盖率统计等诸多优点,因此可以采用SystemVerilog语言功能构建一个验证平台。搭建验证环境时,可以应用带约束随机激励产生方法以及覆盖率驱动来提高验证效率,缩短验证周期,平台在queastasim上进行了仿真验证,并取得了比较好的结果。     

一种IEEE1394物理层IP的FPGA原型验证方法

符合IEEE1394协议的物理层IP主要完成总线连接检测、连接管理、仲裁、数据收发等功能,是一款集成高速Ser-des的数模混合SoC。由于在Serdes的测试芯片设计完成前无法对1394物理层IP进行全面验证,因此文中在介绍1394 PHY物理层IP各部分功能的基础上,提出了一种以Xilinx的GTP代替1394物理层Serdes,构建FPGA原型验证平台,采用专用硬件逻辑和软件结合的方式,对1394物理层IP进行充分验证的方法。使用该平台可在Serdes设计未完成前对数字逻辑进行验证,大大缩短物理层IP的开发周期;通过软件控制下的测试项生成、测试过程监控、测试结果判断,可显著提高验证效率。     

可重用的IP认证平台的设计

随着SoC出现,出现了大量可重用的IP库。这些IP可能来自公司内部的不同部门,也有可能来自外部的IP供应商。一方面为了使IP用户可以在芯片设计中更好地使用一些可重用的IP块,另一方面IP供应商也需要对IP的可重用性进行估计,以便通过不断改善设计方法学和设计技术最终能设计高可重用的IP块,因此需要对IP的可重用性进行评估,相应的就需要有一套完善的IP可重用性的评估系统。在分析了重用方法学手册和OpenMORE的基础上,讨论了可重用的IP认证平台的设计与开发,指出了已有系统的不足,提出了用数据库理论和使用VisualBasic6.0来实现,并进一步对系统设计中的ADO技术、树型目录结构等一些关键技术提出了实现方法。     

FPGA的验证平台及有效的SoC验证方法

设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法.利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等.实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率.     

可重用的IP认证平台的设计

随着SoC出现,出现了大量可重用的IP库.这些IP可能来自公司内部的不同部门,也有可能来自外部的IP供应商.一方面为了使IP用户可以在芯片设计中更好地使用一些可重用的IP块,另一方面IP供应商也需要对IP的可重用性进行估计,以便通过不断改善设计方法学和设计技术最终能设计高可重用的IP块,因此需要对IP的可重用性进行评估,相应的就需要有一套完善的IP可重用性的评估系统.在分析了重用方法学手册和OpenMORE的基础上,讨论了可重用的IP认证平台的设计与开发,指出了已有系统的不足,提出了用数据库理论和使用Visual Basic 6.0来实现,并进一步对系统设计中的ADO技术、树型目录结构等一些关键技术提出了实现方法.     

多总线接口信号处理SoC虚拟验证平台的实现

多总线接口信号处理SoC芯片是以信号处理DSP为核心集成了多个总线接口的片上系统,该SoC涉及的总线协议众多,验证复杂、工作量大,验证将是该SoC芯片开发的瓶颈。为了缩短多总线接口信号处理SoC芯片的开发周期,提高该SoC芯片的一次流片成功率,必须采用更为可靠和有效的验证方案。以SoC验证流程及方法为指导,重点介绍了多总线接口信号处理SoC虚拟验证平台的构建和具体实施。验证结果表明,该验证平台能高效、全面验证芯片功能,提高了芯片验证效率,缩短了整个芯片开发周期,为芯片的成功投片提供了可靠保障。     

龙芯1号IP验证方法

SoC设计中大量使用IP,其验证充分与否决定了设计的成败,其中处理器IP的验证十分复杂耗时。该文介绍龙芯1号IP的验证流程,阐述龙芯1号 IP的基本结构及功耗低、配置丰富等特点。建立龙芯1号IP的仿真环境平台,提出平台的改进思路,其验证流程比传统验证流程更具多样性和完备性。     

一种基于可重用激励发生机制的SoC验证平台

在系统芯片的设计中,传统的激励发生机制耗费人工多且难以重用,严重影响了仿真验证的效率。针对此问题,构建了一种基于可重用激励发生机制的虚拟SoC验证平台。该平台利用可重用的激励发生模块调用端口激励文件,仿真时将端口激励文件转换成对应于验证电路端口的时序信号。通过对通用同步/异步串行接收/发送器、中断及定时器等功能模块的验证,证明了激励发生机制具有较强的可观察性、可控制性及可重用性。验证结果分析表明,在验证不同的功能点时仅需修改固件及端口激励文件,使验证平台在重用时减少代码修改量,提高了灵活性和验证效率,缩短了系统芯片的验证时间。     

SoC芯片设计方法及标准化

随着集成电路技术的迅速发展，集成电路已进入系统级芯片（SoC)设计时代，SoC芯片的集成度越来越高，单芯片上的集成度和操作频率越来越高，投放市场的时间要求越来越短，为了实现这样的SoC芯片，设计越来越依赖IP模块的重用，SoC复杂性的提高和IP模块的多样化，SoC芯片中多个厂商不同IP模块的使用，导致了IP模块可重用的许多问题，IP模块和片上总线，以及EDA工具接口的标准化，是解决IP模块标准化的很好途径，另一方面，SoC芯片设计的复杂性和嵌入软件所占比重的增加，要求更高层次的系统抽象和软硬件的协同设计，使用更流地的设计进行系统的硬件设计和更有效的系统设计方法，描述了SoC芯片设计中的IP模块可重用技术以及所存在的问题，介绍了SoC IP模块和片上总线结构的标准化，讨论了基于C／C＋＋扩展类库的系统级描述语言和基于平台的SoC设计方法。     

基于IP复用的片上级系统的构建与验证

以一款基于IP复用的片上级系统(SHU-MV07)的设计过程为具体对象,介绍了多个IP核嵌入同一个系统所遇到的问题和解决方法;不仅给出每个IP核的嵌入方案,而且给出了整个片上级系统的验证方法;对于由模拟的IP核的嵌入而带来的验证问题,提出了一种基于NanoSim的混合信号条件下的全芯片级的验证方法;采用本方法验证了数模混合系统级的芯片(SHU-MV07)的时间大大缩短,并且通过了流片一次成功,证明了本方法的有效性。     

面向工程的SoC技术及其挑战

系统集成芯片(SoC)是21世纪集成电路的发展方向，它以IP核复用技术、超深亚微米工艺技术和软硬件协同设计技术为支撑，是系统集成和微电子设计领域的一场革命。该文阐述了SoC的设计与验证、IP的开发与复用以及工程化SoC所面临的超深亚微米下的物理综合、软硬件协同设计、低功耗设计、可测性设计和可重用技术等方面的挑战。     

基于龙芯IP核SoC芯片的FPGA验证技术研究

阐述了片上系统(SoC)设计的发展情况和现场可编程门阵列(FPGA)的独特优势,为基于龙芯I号处理器IP核的SoC设计了FPGA验证平台,并介绍了怎样利用该平台进行软硬件协同设计、SoC系统移植、IP核验证和运行实时操作系统。     

基于uC/OS-II的“龙芯1”SoC验证方法

片上系统(SoC)的设计日益复杂,规模趋于庞大,这使得SoC的功能验证与测试成为IC设计的瓶颈.uC/OS-II是一种简洁的、可移植的、可裁减的与支持多任务的嵌入式实时操作系统.本文介绍了uC/OS-II在基于"龙芯1"SoC上的移植工作,重点讨论了在虚拟仿真与FPGA验证平台两种环境下运行uC/OS-II及其上层应用程序来测试"龙芯1"SoC的方法,并取得了良好的效果.