离散小波变换的VLSI架构

这篇论文对小波变换技术及其VLSI实现架构进行了回顾与总结。重点讨论了离散小波变换及其快速算法——Mallat算法。然后对该算法的几种典型VLSI实现架构进行了讨论和比较，并对未来的工作给出了建议。     

低功耗并行的二维离散小波变换的VLSI结构

提出了一种基于提升算法的低功耗并行的二维离散小波变换的VLSI结构。提出结构的同时进行行和列方向的处理,不需要额外的缓存来存储用于列变换的中间变换系数。通过分时复用关键的运算功能模块,该结构同时可以对两行数据进行处理,硬件的利用率达到100%。边界对称扩展通过嵌入式电路实现,大大降低了需要的片上存储器的数量以及对片外存储器的访问,有效地降低了系统的功耗。     

二维翻转结构9/7离散小波逆变换研究与VLSI实现

采用提升结构的二维9/7离散小波逆变换模块是高清图像解码显示和实时处理的关键支撑技术。为实现电路模块的整体优化,在提升结构二维9/7离散小波逆变换标准算法的研究基础上,通过分析图像数据的输入输出顺序,结合器件模型提出一种翻转结构的优化算法。进一步地,给出了所提算法的一种多核并行VLSI结构：通过流水线技术将关键路径降为一级乘法器延迟;通过重组织数据流,处理N×N大小的图像仅需4N的中间缓存,从而在提升该模块速率的同时降低了中间缓存。基于Sparten6-xc6slx150t FPGA进行综合验证,结果表明该模块可稳定运行于166.34 MHz时钟速率。     

二维离散小波变换的可重配置VLSI架构

设计一种二维离散小波变换的可重配置VLSI架构。根据二维图像处理中数据量大、芯片面积主要由片上的SRAM存储器决定的特点,提出使用单13SRAM的内存优化技术,在偶数周期,源数据由片上RAM读出,计算结果存在寄存器组中,在奇数周期,源数据由寄存器组读出,计算结果存放在RAM中。该方法较传统的双口SRAM实现节省了约56％的芯片面积。以此为基础,提出一种改进的基于图像块的扫描方式,使模块之间的数据传输性能相比于通常的基于行的实现方式提高了20％。     

整数5/3小波变换的VLSI结构优化设计

小波变换已被广泛应用于各种工业控制系统的信号处理部分.对基于提升算法的整数5/3小波变换算法进行了研究,并提出一种优化VLSI结构,该结构内嵌边界数据处理部分,利用有限状态机技术控制各个模块的运行.体现了提升算法的优势,较大的提高了硬件效率和运算速度.     

二维离散小波变换高效低存储VLSI架构设计*

通过改进二维离散小波变换(2D DWT)的提升算法,提出一种高效的硬件架构,可省去行列模块间的转置缓存,减少片内存储器需求,并可利用同一2D DWT架构实现JPEG 2000中的5/3和9/7 变换。对于N×N的图像（N为图像宽度）,进行5/3 变换仅需2N片内缓存,进行9/7变换仅需4N片内缓存,关键路径为一个乘法器的延时。与已有的2D DWT架构相比,本架构省去了行列模块间的转置缓存,并利用折叠技术和流水线技术降低了硬件开销,缩短了关键路径,有效提升了系统性能。     

基于小波变换的图像压缩并行结构

本文结合小波图像压缩算法和VLSI并行处理的要求，提出了一种心动阵列与通用处理器组合的并行处理结构，具有易于VLSI实现、支持多种编码方案的优点，并在并行软件环境PVM上模拟其工作过程，证明该设计是可行的．     

二维离散小波提升变换算法的并行结构设计

提出了一种二维离散小波提升变换（2DDWT）的2×2并行结构。该结构充分利用了2DDWT算法固有的行并行、列并行、行列并行的三种并行性,有效提高了算法执行速度,同时显著降低了硬件存储需求。处理N×N图像的时间为N2/4+N/2+1,系统存储需求为3N。FPGA实现结果证明了本设计的正确性和有效性。     

高性能低存储的2维离散小波变换架构

针对JPEG2000中的5/3小波和9/7小波存在的高存储问题,通过改进离散小波变换(DWT)的提升算法,提出了一种统一的高性能、低存储的2维离散小波变换架构.采用该算法实现的2维离散小波变换架构不仅省去了行列模块间的转置缓存,而且减小了片内缓存的大小.对于N×N大小的图像(N为图像宽度)进行5/32维DWT仅需要2N大小的片内缓存,进行9/7 2维DWT仅需要4N大小的片内缓存,而且通过采用流水线技术还可将关键路径缩短为一个乘法器的延时.和已有的2维DWT架构相比,该统一架构具有更低的片内存储器需求和更高的性能.该架构经Verilog HDL描述,并在ModelSim中验证正确.在Ahera Stratix Ⅱ FPGA EP2S60F1024C4中综合的结果显示,对于1 024×1 024大小的图像,需要1 284个ALUT,片内存储器的大小为4 K,最高频率可达172.56 MHz.     

基于离散小波变换的Overcomplete ICA并行结构

本文利用离散小波变换提出了一种过完备独立成分分析（Overcomplete ICA）的禀性结构,它是一个由两个子Overcomplete ICA过程组成的混合系统。其中一个过程将高频的小渡部分作为输入,另一个过程将低频的部分作为输入。这两个过程的输出结果最后被合并为最终的结果。对比现有的Overcomplete ICA算法,本文提出的方法利用了全部的观测信息,而两个子过程的有效输入长度仅为原来的一半。因此,本文提出了一种处理Overcomplete ICA问题的新途径。文中的实验数据显示,通过此方法可以成功地分离混合的声音数据。     

全插值分像素运动估计VLSI结构

提出一种高效的分像素运动估计VLSI结构。通过采用对整个搜索窗口进行并行插值,并设计数据路由结构对数据流进行分配存储的方法,在节省存储空间的同时,有效降低了存储器的访问次数,提高了数据利用率,解决了分像素运动估计数据存储量大、搜索窗口访存次数多以及搜索时间长的问题。在SMIC 0.13μm工艺下,用Synopsys DC进行逻辑综合。在时钟频率300 MHz下,处理1080P的视频图像,速度可以达到65 frame/s。     

HEVC帧内预测Planar和DC模式的VLSI架构设计与实现

在研究新一代高性能视频编码标准（HEVC）帧内预测中planar和DC模式预测算法的基础上,分别设计了高效VLSI架构,通过状态机的自适应控制和模块的复用来实现速度的提高和面积的减少。针对planar模式,设计了一种基于状态机自适应控制的寄存器累加架构;针对DC模式,设计了一种基于算法的分割处理架构。实验结果表明,所设计的架构在TSMC180 nm的工艺下最高频率为350 MHz,面积合计为68.1 kgate,能够实现对4∶2∶0格式7 680×4 320@30 f/s视频序列的实时编码,最高工作频率可以达到23.4 MHz。     

VLSI数据库系统的物理设计和实现技术

在VLSI芯片的设计过程中,所牵涉到的设计数据的数量是巨大的,数据库管理系统则起着十分重要和不可替代的作用。本文依据VLSI设计过程的特点和要求以及设计数据的类型与特征,研讨适用于VLSI CAD系统中的数据库管理系统的物理设计和实现问题,同时给出一个实际设计的VLSI数据库系统的数据模型和组织方式以及物理结构。     

素域上椭圆曲线密码IP的高效VLSI实现

基于素域上的椭圆曲线密码算法,提出一种新型ECC IP的VLSI设计,采用层次化方法,新的点运算策略和改进的Montgomery模乘器,实现了ECC点标量乘、倍点和点加减运算并支持RSA功能。应用NIST推荐的256 bit和521 bit椭圆曲线,每秒分别能运行 120次和18次的点乘运算。设计通过了ASIC综合和FPGA验证。     

基于H.264的熵编码结构

Exp-Golomb和CAVLC是H.264引入的新的熵编码形式,通过引入上下文的方式,减少编码码流,提高鲁棒性。该文提出一种熵编码的硬件结构,采用全0子块探测,双RAM结构,流水线技术,以及通过计算代替查找表的方法,加快编码过程,同时减少硬件的复杂度。FPGA综合结果显示,关键路径为11.449 ns,系统时钟最高支持到87.346 MHz。     

基于离散小波变换的信号分解与重构

为数值计算简化和理论分析简便,在实际信号处理应用中,需要对小波变换进行离散化处理。介绍了傅里叶变换与小波变换的基本理论,以及离散小波变换在信号分解和重构过程中的原理及方法。利用MATLAB小波工具箱中提供的函数分别对一维信号和语音信号进行分解与完全重构,并对结果进行分析比较。仿真结果表明,用离散小波变换进行一维和语音信号分解时均可有效地获取其平均相似信息和细节信息,重构信号与原始信号相比损失较少,分解和重构均得到了很好的效果。     

基于准三维变换的视频隐写算法

结合离散余弦变换(DCT)的能量压缩能力和离散小波变换(DWT)的多分辨率特性,提出一种基于准三维变换的视频隐写算法。该算法利用二维小波变换描述视频序列的帧内信息,通过一维离散余弦变换描述视频序列的帧间信息,从而有效利用视频序列的空间及时间冗余,将秘密信息嵌入在DCT系数的量化过程中,保证了视频序列的稳定性及秘密信息提取的准确性。实验结果表明,该算法具有较好的视觉不可见性与较高的嵌入容量,且可实现秘密信息的盲提取。