基于FPGA的调制波周期归一化PWM研究

研究调制波周期归一化脉冲宽度调制(PWM),把数字系统中用于记录存储数据Ram的地址Address与PWM脉冲宽度相互映射,给出一般性结论。基于这一模型结构,设计调制波周期归一化PWM的现场可编程门阵列数字系统。针对设计该数字系统时出现的包括模拟量数字化、调制比M、载波比N以及调制波周期归一化PWM各环节具体数字化实现等问题予以分析并解决。对周期脉冲值Pn进行简单设置,便可快速实现调制波周期归一化PWM模型结构的波形输出。     

基于FPGA的DPSK解调电路设计

现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一个重要方向。本文讨论和仿真实现了基于FPGA的数字化DPSK解调系统。用Altera公司的FPGA开发平台QuartusⅡ实现了一个对基带信号的DPSK解调系统模型的仿真。     

FPGA的VHDL设计策略

大规模的可编程逻辑器件已经显著改变了数字系统的设计过程，并且VHDL语言在设计中的作用也日益显著．简要论述了关于FPGA的VHDL设计中一些注意事项，提高电路描述的正确性，从而提高FPGA设计的性能．     

基于FPGA的机载PWM信号转换器仿真与实现

无人机系统常采用脉冲宽度调制信号(PWM)控制舵机执行机构,在进行飞行控制系统闭环半物理仿真中,需要实时采集舵机控制信号作为无人机模型的控制输入,进而构成闭环仿真.提出并实现了一种以FPGA为核心的PWM信号转换器的设计,给出了PWM信号转换器各部分模块的详细设计,并用Verilog在FPGA中实现了其全部功能.在对FPGA设计的PWM信号转换器模块功能仿真和时序仿真正确后,下载到Altera开发板中进行验证.测试结果表明,利用FPGA设计的PWM信号转换器模块具有测量精度高、简单高效的特点,满足了实时仿真的要求.     

一种基于FPGA技术的高速数据通讯卡

介绍一种基于ＦＰＧＡ技术的，用于单片机控制的人机与微计算机间交换信息的数据通讯卡，通讯卡的结构简单，体积小，采用ＩＳＡ１６总线，从机与主机并行传输数据，传输速度可达２００ｋｂｐｓ以上，设有Ｐａｓｓｗｏｒｄ判别、通讯卡识别、从机识别等多项功能，使用方便。     

多通道HDLC协议的FPGA实现

为满足某遥控遥测平台的特定要求,提出了一种新的基于FPGA的并行机制HDLC协议控制器,在实验中,分别对发送和接收电路模块进行了分析,给出了在ModelSim SE 6.1环境下的仿真波形;同时考虑到单板的影响,在单板上进行回环测试,实验结果表明验证了设计的正确性和可靠性,目前该设计已成功应用于某通信样机中。     

基于FPGA的三相PWM发生器

介绍了基于FPGA设计＋的三相PWM发生器。该发生器具有灵活和可编程等优点,可应用于交流电机驱动用的三相电压源逆变器。实验结果验证了本设计的有效性。     

基于FPGA的Jacobi迭代求解器研究

针对特定的数值算法进行硬件加速是当前体系结构的趋势之一。Jacobi迭代是典型的数值迭代算法,针对软件Jacobi迭代求解器性能慢,实时性差的缺点,在FPGA硬件平台上设计和实现了硬件Jacobi迭代求解器。求解器采用高度并行、流水的数据通路和优化的归约电路设计,充分利用了Jacobi迭代本身固有的并行性和FPGA的并发式结构,有效地提升求解器的性能。实验结果表明,Jacobi求解器具有良好的可扩展性和较高的计算性能。     

基于FPGA的KLT特征点多层次归并排序

KLT算法已在多个领域得到成功的应用,其中特征点的排序是用来选择好的特征点跟踪的关键。针对传统排序算法计算耗时、实时性差的缺点,提出一种可并行的多层次归并排序算法并在FPGA中实现了其并行计算,同时分析了其周期精确的计算时间。结果表明该归并排序算法可以[O(N)]的时间复杂度完成特征点的排序,能够满足高清分辨率的图像/视频数据中KLT特征点排序的实时性要求。     

一种FPGA验证与测试的方法介绍

如何快速开发FPGA测试平台以实现FPGA验证与测试是本文的研究重点。基于PC、ATE与自制应用型DUT板,对FPGA验证与测试开发技术进行研究。PC主要完成测试程序下载与调试验证工作,自制应用型DUT板实现对FPGA的配置,ATE等待FPGA配置完成后进行信号输入与输出验证。基于该理论对Xilinx公司的XC2S200进行了实验,实验表明该方法可行并能快速实现测试开发与芯片验证,且具有很好的通用性,可用于其他FPGA芯片的测试、研究与验证。     

基于PCIe的多路传输系统的DMA控制器设计

为了避免PCIe传输过程中PIO写延时、主机与嵌入式处理系统交互次数过多等问题对于传输带宽的影响,设计了一种基于命令缓冲机制的直接存储访问（DMA）控制器以提高传输带宽利用率。采用FPGA端内部设置命令缓冲区的方式,使得DMA控制器可以缓存PC端的数据传输请求,FPGA根据自身需求动态地访问PC端存储空间,增强了传输灵活性;同时,提出一种动态拼接的DMA调度方法,通过合并相邻存储区访问请求的方式,进一步减少主机与硬件的交互次数和中断产生次数。系统传输速率测试实验中,DMA写最高速率可达1631 MB/s,DMA读最高速率可达1582 MB/s,带宽最大值可达PCIe总线理论带宽值的85.4%;与传统PIO方式的DMA传输方法相比,DMA读带宽提升58%,DMA写带宽提升36%。实验结果表明,本设计能够有效提升DMA传输效率,明显优于PIO方式。     

基于FPGA的NAND Flash坏块处理方法

针对NAND Flash在存储数据时对可靠性的要求,分析传统坏块管理方式的弊端,提出一种基于现场可编程门阵列(FPGA)的坏块处理方案,采用在FPGA内部建立屏蔽坏块函数的方法屏蔽坏块。该方法彻底屏蔽对坏块的操作,可以实现对Flash的可靠存储。实际工程应用证明其具有较高的可靠性。 关键词：     

混沌吸引子及FPGA实现

提出了一个混沌系统,并利用理论和数值仿真的方法对系统的基本特性进行了分析。通过Lyapunov指数谱和分岔图,对系统在混沌、拟周期和周期轨之间的转换进行了分岔分析。为验证系统的混沌行为,在Matalab的Simulink下,利用DSP Builder设计了一个电路,并把它转换成VHDL语言程序,利用Quartus II下载到硬件电路中进行了实验,实验结果与计算机仿真结果完全一致。提出了一种基于FPGA平台和EDA开发工具的实现混沌吸引子的新方法。     

基于FPGA的高速采样缓存系统的设计与实现

为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0 软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明：在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。     

基于FPGA的LTE空间复用预编码的实现

通过分析基于现场可编辑门阵列(FPGA)的长期演进(LTE)物理层中空间复用预编码实现的问题,提出了一种基于码本的预编码实现算法。根据上层告知的属性参数在预先建立的系数表和加减关系表中查表,对层映射后的数据先进行系数乘法运算,再进行加减运算,从而代替了复数矩阵乘法运算。因此可以大大减少预编码环节中的复数矩阵乘法次数,并降低了编码处理的复杂度,提高了编码运算的速度。仿真实验结果表明,所提算法能够很好地实现系统功能。     

基于FPGA的DDR3协议解析逻辑设计

针对采用DDR3接口来设计的新一代闪存固态盘（SSD）需要完成与内存控制器进行通信与交互的特点,提出了基于现场可编程门阵列（FPGA）的DDR3协议解析逻辑方案。首先,介绍了DDR3内存工作原理,理解内存控制器对存储设备的控制机制;然后,设计了接口协议解析逻辑的总体架构,采用FPGA实现并对其中的各个关键技术点,包括时钟、写平衡、延迟控制、接口同步控制等进行详细阐述;最后,通过modelsim仿真并进行板级验证,证明了该设计的正确性和可行性。在性能方面,通过单次读写、连续读写和混合读写三种模式下的数据读写测试,取得了最高77.81%的DDR3接口带宽利用率,在实际的SSD开发过程中能够有效提高系统的访问性能。     

一种实现高速异步FIFO的FPGA方法

在跨时钟域传递数据的系统中,常采用异步FIFO（First In First Out,先进先出队列）口来缓冲传输的数据,以克服亚稳态产生的错误,保证数据的正确传输。但由于常规异步FIFO模块中的RAM存储器读写寻址指针常采用格雷码计数器以及“空满”控制逻辑的存在,将使通过这两个模块的信号通路延时对整个模块的工作频率造成制约。提出了一种在FPGA内实现高速异步FIFO的方法,该方法针对不可能产生满信号的高频系统,通过省略“满”信号产生模块和多余的存储器位深来简化常规的FIFO模块,而只保留“空”信号产生模块。仿真和综合设计结果表明,整个模块的工作频率得到一定提高。     

基于FPGA改进电路的高性能正则表达式匹配算法

针对正则表达式匹配过程中吞吐率低及逻辑资源占用数多的问题,提出一种完全基于现场可编程门阵列(FPGA)逻辑电路的改进确定有限自动机(DFA)匹配算法。首先,该算法统计了DFA中每个状态的大多数转移边都会集中指向相同状态特征的结果,随后根据正则表达式的转移矩阵为DFA的每个状态设置一条默认的转移边,最后进行逻辑电路简化处理,并采用L7-filter规则集进行实测。实验结果表明,改进后的DFA方案与非确定有限自动机(NFA)方案相比,有10%~60%的规则获得了更高的吞吐率,62%~87%的规则占用了更少的逻辑资源。     

基于软启动技术的车身控制器设计与应用

针对大功率感性车身电器启停期间的瞬间电流过大的问题,建立一种基于软启动技术的车身控制器。该控制器充分利用单片机(MCU)的控制资源和大规模可编程逻辑门阵列(FPGA)的可扩展优势,实现了对多路开关量信号的快速采样和脉冲宽度调试信号(PWM)信号的输出。在控制软件设计方面,采用结构化模块设计方法,有效地完成了车身控制器的功能和要求。测试结果表明,该系统有效地改善了整车电磁干扰(EMI)并实现了对大功率感性负载软启动,减少了负载的瞬间启动电流的40%以上,同时完成了无人驾驶电动车的车身控制所需的功能。