基于CORDIC算法的数字鉴频方法及其在FPGA中的实现

本文给出了一种适合FPGA实现的基于CORDIC(Coordinate Rotation Digital Computer)算法的数字鉴频方法.首先讨论了利用CORDIC算法进行数字鉴相和一阶差分数字鉴频的原理,然后分别给出在FPGA中实现CORDIC算法的流水结构和迭代结构,通过与XILINX自带CORDIC IPCore资源利用情况的比较及FPGA仿真结果表明,基于CORDIC算法的迭代结构和一阶差分实现数字鉴频的方法是高效可行的.     

一种基于CORDIC算法的数字鉴频方法

本文提出了一种基于CORDIC (Coordinate Rotation Digital Computer)算法的数字鉴频方法。首先给出了基于CORDIC算法的鉴相原理,讨论了CORDIC算法的鉴相范围;然后讨论了差分鉴频的方法,特别是对低数据率情况下的差分鉴频进行了探讨,并给出了一种实用的数字鉴频结构。计算机仿真结果和FPGA仿真结果表明,基于CORDIC算法流水结构和一阶差分结构实现的数字鉴频方法是可行的,而且是高效的。     

雷达数字化接收与脉冲压缩通用结构研究

具有高速中频数字采样、数字下变频、正交相位检波、大时宽脉冲压缩的现代雷达数字接收系统,其时域的数字下变频、正交相位检波、脉冲压缩实现包含了大量的乘加运算,如何进一步简化算法,降低运算量,值得研究。在介绍了各个处理模块原理的基础上提出了一种新的基于频率域一体化实现算法,此算法与时域级联实现方法相比显著降低了运算量。同时给出了工程实现的通用结构,在此基础上对一种典型情况进行了Matlab仿真,仿真结果表明此方法结构简单,有很强的工程应用价值。     

基于MVR CORDIC算法的DDC设计与实现

介绍了基干FPGA的数控振荡器(NCO)的实现方案,基于FPGA的FIR滤波器的实现方案,MVR CORDIC算法的基本原理;给出了基于MVR CORDIC算法的DDC设计,给出了基于FPGA的DDC仿真结果并对其性能进行了分析,结果表明DDC能够高速实时稳定可靠的工作,已应用于S波段遥测中频数字化接收机系统中.     

基于差分相位检测技术的直扩MSK数字中频接收机

MSK调制由于其优越的综合性能而被广泛地应用于各种数据传输系统．本文给出了一种基于差分相位检测技术的MSK调制信号数字中频接收机实现方法，仿真争实验证实了该方法的有效性。     

基于CORDIC的精确快速幅相解算方法

针对传统CORDIC算法进行高精度幅度相位解算时迭代次数过多、时延较长、相位收敛较慢等局限,提出了一种基于最佳一致逼近方法的幅度与相位补偿算法,即利用传统CORDIC算法迭代一定次数后得到的向量信息,采用最佳一致逼近方法对幅度和相位分区间进行一阶多项式补偿,有效提高了计算精度.仿真及实测结果表明,对传统CORDIC算法4次迭代后的结果进行补偿,幅度相对误差可达到10^-5量级、相位绝对误差可达到10^-5度量级,最大输出时延不大于100ns.在使用部分专用乘法器的条件下,寄存器消耗降低了42.5%,查找表消耗降低了15.5%.采用该补偿算法,每多一次CORDIC迭代其相位精度可提高约一个数量级.因此,本文提出的补偿CORDIC算法在迭代次数、计算精度等方面优于传统CORDIC算法,适合于高精度计算的场合.     

直接数字频率合成器的设计及FPGA实现

直接数字频率合成器(DDS)通常使用查表的方法实现相位和幅值的转换，文章介绍了一种基于CORDIC算法的DDS。CORDIC算法在三角函数合成上有着广泛的用途，作者从DDS的一般结构和CORDIC算法的基本原理出发．深入探讨了基于CORDIC算法的DDS各部件的结构和FPGA实现。     

一种雷达数字中频接收机处理方法与实现

提出了和、差三通道雷达数字中频接收机的一种处理方法.该方法采用数字下变频将中频信号转换为正交视频信号,使用数字自动增益控制提高接收机的动态范围,通过相参积累和数字鉴频提取多普勒频率,根据和、差比幅提取方位和俯仰角误差,并以调节差通道本振初相的方式实现和、差通道幅相一致性校正.给出了用单片现场可编程门阵列实现数字中频接收机处理的具体方法.通过对接收机的实际测试表明,处理测量精度满足系统要求.     

基于流水线CORDIC算法的数字下变频实现

数字下变频的FPGA实现通常都是基于查表的方法，为了达到高精度要求，常常需要耗费大量的ROM资源去建立庞大的查找表。文中提出了一种基于流水线CORDIC算法的数字下变频实现方案，可有效地节省FPGA的硬件资源，提高运算速度。文章最后给出了该方案的精度分析和实验的仿真结果。     

一种多通道直接数字频率合成器的设计

基于直接数字频率合成(DDS)的原理,设计实现了四通道的直接数字频率合成器。其内部集成四路DAC,最高工作频率达到500 MHz。分析实现相位幅度转换的CORDIC算法原理并进行算法改进,降低了整体电路的功耗。     

高精度数字鉴相技术的FPGA实现

数字式干涉仪测向采用的是高精度数字鉴相技术,与传统的模拟鉴相技术相比可以大幅度提高鉴相精度,从而满足高精度干涉仪测向的要求。简要分析了数字干涉仪时域鉴相算法,详细阐述了实现高精度数字鉴相技术的关键环节,包括A/D采样,数字下变频设计以及基于坐标旋转数字计算（CORDIC）算法的反正切函数的FPGA实现及优化处理。在Virtex5的vc5sx95t芯片上测试结果表明,可以将数字鉴相误差控制在1°以内。     

一种基于FPGA的中频数字接收机设计

提出了一种基于FPGA的中频数字接收机的设计方案。该方案首先采用FFT检测频率峰值，然后进行带通滤波、正交变换。对正交变换后的信号用CORDIC算法计算瞬时相位，然后利用相位差分方法对频率进一步精确估计。文中详细描述了设计思路和各模块的FPGA实现方法，并进行了硬件仿真。仿真结果表明，该方案具有实时性强、脉冲参数测挝精度高的优点。     

应答着陆系统测角方案设计

从应答着陆系统的基本测角原理入手,设计了系统角度测量的数字电路实现方案。分析了数字下变频和高精度数字鉴相等关键技术。以FPGA为平台,采用CORDIC算法设计数字鉴相器,并在QuartusⅡ环境下进行方案的计算机仿真分析。结果表明,该方案是可行、有效的,能满足系统的精度要求,且易于实现。     

中频快速DAGC算法及其FPGA实现

针对中频接收机大动态范围与高灵敏度的要求,提出了一种中频快速数字自动增益控制(DAGC)算法。该算法通过对正交视频信号进行符号判别实现快速幅度检波和门限比较,利用多级双门限分段线性化的方法实现数字对数放大(DLA),结合使用数控衰减器(DCA)扩大中频接收机的输入动态范围。给出了基于FPGA的中频快速DAGC实现方案。实际应用证明,采用该方案的数字化中频接收机在保证接收灵敏度为-58 dBm的情况下,动态范围可达80 dB以上。     

采用CORDIC算法的数控振荡器设计

基于CORDIC（坐标旋转数字计算）算法的NCO（数控振荡器）设计方法克服了传统数字下变频器查询表大的缺点,摆脱了用查表法产生离散正弦信号需要占用大量ROM资源的弊端,提高了资源的利用率,减小了硬件设计的代价。该算法使数控本振和数字混频两个功能合在一起完成,省去了2个乘法器,利用CORDIC算法CORDIC旋转的移位一相加流水结构,实现了数字下变频器的设计,其有效性通过仿真得到验证。     

基于CORDIC算法的数字下变频技术设计与实现

传统的基于查表法的数控振荡器耗费大量的FPGA片内资源。为了解决这一问题，提出了一种基于CORDIC（coordinate rotation digital compute，坐标旋转数值计算）算法的数控振荡器的设计方法，而且该算法使数控本振和数字混频两个功能合在一起完成，省去了两个乘法器。最后通过仿真证明了其有效性，具有较高的工程应用价值。     

基于Parallel_CORDIC的高精度高速度直接数字频率合成器的FPGA实现

本文提出了一种直接数字频率合成器（DDFS）的设计,以Parallel_CORDIC（COrdinate Rotation Digital Computer）算法模块替代传统的查找表方式,实现了相位与幅度的一一对应,输出相位完全正交的正余弦波形;同时应用旋转角度预测及4：2的进位保存加法器（CSA）技术,将速度比传统CORDIC算法提高41.7%,精度提高到10^-4.最后以Xilinx的FPGA硬件实现整个设计.     

基于CORDIC算法的线性调频直接数字合成实现

本文介绍了一种应用CORDIC算法的线性调频直接数字合成(DDS)的实现方法。由于DDS输出的余弦波形直接由极坐标系中的幅度值和角度值确定,而CORDIC算法将极坐标系直接转换为包含正、余弦值的直角坐标系,从而实现频率数字调制。通过计算机仿真和FPGA硬件实现表明,采用这种算法的DDS是高精度和高效的。