一种基于CORDIC算法的数字鉴频方法

本文提出了一种基于CORDIC (Coordinate Rotation Digital Computer)算法的数字鉴频方法。首先给出了基于CORDIC算法的鉴相原理,讨论了CORDIC算法的鉴相范围;然后讨论了差分鉴频的方法,特别是对低数据率情况下的差分鉴频进行了探讨,并给出了一种实用的数字鉴频结构。计算机仿真结果和FPGA仿真结果表明,基于CORDIC算法流水结构和一阶差分结构实现的数字鉴频方法是可行的,而且是高效的。     

基于CORDIC算法的数字鉴频方法及其在FPGA中的实现

本文给出了一种适合FPGA实现的基于CORDIC(Coordinate Rotation Digital Computer)算法的数字鉴频方法.首先讨论了利用CORDIC算法进行数字鉴相和一阶差分数字鉴频的原理,然后分别给出在FPGA中实现CORDIC算法的流水结构和迭代结构,通过与XILINX自带CORDIC IPCore资源利用情况的比较及FPGA仿真结果表明,基于CORDIC算法的迭代结构和一阶差分实现数字鉴频的方法是高效可行的.     

基于CORDIC算法的数字下变频器

提出一种基CORDIC算法的数字下变频实现方法。首先介绍了CORDIC算法的基本原理，然后讨论了数字下变频中本地数字压控振荡器的CORDIC算法实现。由于采用算法到结构的映射思想，使得该算法能成功地用FPGA来实现，并得到了实践验证。     

中频直接采样和相干检波

在雷达系统中,一般都需将中频输出信号变为正交的基带信号,即I、Q分量,以获取回波中的相位信息。本文提出的方法是先对中频直接采样,在数字域进行信号处理,来获得中频信号的I、Q正交分量,并给出了实验结果。     

基于CORDIC算法的数字下变频技术设计与实现

传统的基于查表法的数控振荡器耗费大量的FPGA片内资源。为了解决这一问题,提出了一种基于CORDIC（coordinate rotation digital compute,坐标旋转数值计算）算法的数控振荡器的设计方法,而且该算法使数控本振和数字混频两个功能合在一起完成,省去了两个乘法器。最后通过仿真证明了其有效性,具有较高的工程应用价值。     

中频直接采样和相干检波

在雷达系统中，一般都需将中频输出为为正交的基信号，即Ｉ、Ｑ分量、以获取加 中的相位信号。本文提出的方法进先中对中频直接采样，在数字域进行信号处理，来获得中频信号的Ｉ、Ｑ正交分量，并给出了实验结果。     

直接中频采样及数字相干检波的研究

在许多雷达、声纳和通信系统中，一般都需要将接收机的中频输出信号变换为正交的两路基带信号，即采用正交Ｉ、Ｑ通道处理来进行检波，但传统的正交Ｉ、Ｑ通道，由于两路模拟元器件本身不可能做到完全一致，致使两路的正交误差大（２～３℃），幅度一致性差（０．５ｄＢ），大大限制了系统整机性能的提高。本文提出了一种新的正交相干检波方法，即直接在中频对信号进行Ａ／Ｄ变换，然后利用数字信号处理的办法进行相干检波，得到正交     

基于CORDIC算法的数字下变频器设计

数字下变频技术的基本功能是将宽带高速数据流信号转变成窄带低速数据流信号,以便DSP实时处理。研究了基于协调旋转数字式计算机(CORDIC)算法的数字下变频设计,这种方法能有效提高信号处理效率,减小硬件设计的代价,并且通过仿真证明该方法的高效性。     

基于流水线CORDIC算法的数字下变频实现

数字下变频的FPGA实现通常都是基于查表的方法，为了达到高精度要求，常常需要耗费大量的ROM资源去建立庞大的查找表。文中提出了一种基于流水线CORDIC算法的数字下变频实现方案，可有效地节省FPGA的硬件资源，提高运算速度。文章最后给出了该方案的精度分析和实验的仿真结果。     

雷达中频信号相干检波的数字实现

研究中频信号采样经数字处理获得零中频正交数字信号的基本原理,给出了计算机仿真结果,提出了硬件实现方案。     

一种基于CORDIC算法的高速高精度数字鉴相器

提出了一种基于CORDIC算法的高速、高精度数字鉴相器。该数字鉴相器根据正交解调原理测相,采用高速全流水线结构在FPGA上实现,利用CORDIC算法实现了数字下变频(DDC)和相角的计算。本方法不需要正交本振信号与参考信号严格同步,并且允许输入信号的频率与DDC的NCO频率存在一定频偏,便于工程实现。经时序仿真验证,系统工作时钟可达100 MHz,在30 dB的信噪比条件下,测相误差小于0.004 rad,样本标准差小于0.03 rad。     

基于改进CORDIC算法的数字预失真实现

针对传统CRODIC算法存在的角度扩展、迭代复杂度等问题,在旋转模式下提出一种改进型CORDIC算法。对于旋转角度范围的扩展,采取将向量限制在第一和第四象限,旋转最后再根据输入向量符号判断旋转角度值;对于迭代复杂度,采用跳跃旋转方式来减少迭代次数。最后在Quartus软件上实现了该改进算法,并且将改进后的CORDIC算法应用于数字预失真技术,在FPGA上设计实现。仿真与实验结果表明:与传统的CORDIC算法相比,改进算法减少了硬件的开销,运算速度和精度都有很大改进,能够快速提取预失真参数,显著提高功率放大器的线性度。     

基于改进混合式CORDIC算法的 直接数字频率合成器设计

 提出一种新的面积优化的直接数字频率合成器设计方案.采用改进混合式CORDIC算法,通过削减旋转相位判断电路和乘法单元,改进和调整相位旋转误差,并利用简单的移位和加/减电路完成复杂的幅度修正,降低了电路复杂度,缩减了电路规模.结构上采用流水线式多级循环迭代技术,实现移位和加/减电路的高度复用.实验结果表明本方法输出频谱杂散小于-70dB,并在运算速度和资源利用率上具有一定的优势.该设计已成功用于宽带网络SoC芯片的频率调制模块.     

基于CORDIC算法的数字滤波器设计

FIR和IIR数字滤波器广泛应用于各种数字信号处理系统。从坐标旋转公式出发，阐述了CORDIC算法的原理．同时在FPGA上实现了该算法的设计，并且基于CORDIC算法建立了FIR和IIR数字滤波器的电路模型，使之能在同一电路上通过开关控制集成实现。     

SECAM制视频信号数字化解调方法

针对SECAM制电视信号的特点,本文提供了一种的数字化解调的实现方案.完成了对解调算法的理论阐述和数学推导,并根据推导出的数学模型在Matlab平台下进行软件设计.仿真结果证明了算法的有效性.     

高速CORDIC算法的电路设计与实现

CORDIC(coordinate rotation digital computing)算法能够通过简单的移位、加减运算得到任意输入角度的正弦或余弦值,具有速度快、精度灵活可调、硬件实现简单等优点.在深入分析CORDIC基本算法原理的基础上,实现了一种改进算法,这种改进算法的迭代方向由输入角二进制表示时的各位位值直接确定,避免了CORDIC基本算法中迭代方向需由剩余角度计算结果决定的不足,从而提高了CORDIC算法的运行速度,减小了电路规模,并且对算法的综合性能也有一定改善.     

改进型高速高精度CORDIC算法及其在DDFS中的应用

提出了一种新的选择迭代式高速高精度CORDIC（COrdinate Rotation Digital Computer）算法.基于表驱动法缩小目标旋转角度,通过改进的基本角度选择方法旁路不必要的迭代;并以移位和减法实现幅度校正,减小硬件资源消耗.设定角度误差小于10^-5rad时,迭代次数减小至7次以下.在DDFS（Direct Digital Frequency Synthesizer）的应用中,利用区间压缩技术在Xilinx的FPGA中实现20位定点小数电路设计.仿真及实测结果表明,该算法幅度误差小于2×10^-5,输出延时不大于43.5ns,同时硬件资源消耗不增加.