AVS逆扫描反量化和反变换模块的硬件设计

提出一种适用于AVS视频解码器逆扫描、反量化和反变换的硬件结构优化设计方案,该设计把逆扫描、反量化和反变换过程结合在一起进行设计,以宏块为单位进行操作且在块与块之间采用了流水线技术,并通过采用乒乓技术和寄存器复用技术达到速度和面积的平衡和优化。本设计在Quartus II 8.0上进行了仿真,仿真结果与C中结果进行了比对,通过在基于Nios II的AVS视频解码系统测试平台上进行测试,证明了该模块功能的正确性。     

一种针对H．264的高性能反变换结构

H.264的整数变换存在8×8和4×4两种尺寸大小,这增加了硬件设计的复杂性.同时,高清视频应用要求解码器具有更强的处理能力.针对这两个问题,文章提出了一种高性能的反变换硬件实现结构.对于4×4整数反变换,重构一个8×8亚宏块的4个4×4块,从而使两种尺寸大小的整数反变换具有相同的结构.采用优化的数据存储和流水设计,行列反变换能够同时执行.处理一个8×8亚宏块平均只需要32个时钟周期.转置存储器采用一个32×32bits的双口SRAM和8组寄存器组实现,和以前的设计相比,可以节省53.7%的存储器面积.在108 MHz工作频率下,本文提出的硬件结构能够有效执行H.264高清实时解码的反变换运算.     

基于DSP的AVS反量化反变换的实现

描述了AVS中的反量化和反变换算法的DSP实现.采用TI公司的TMS320C5502作为处理芯片,根据芯片的结构、汇编指令、存储器读取的特点,针对视频解码的实时性要求,给出了一种适合该芯片的快速实现方法.通过DSP的仿真验证,对比了几种实现方法,证明了这一方法的可行性和高效性,最后将给出实验结果及分析.     

一种针对H264的高性能反变换结构

H264的整数变换存在8×8和4×4两种尺寸大小,这增加了硬件设计的复杂性。同时,高清视频应用要求解码器具有更强的处理能力。针对这两个问题,文章提出了一种高性能的反变换硬件实现结构。对于4×4整数反变换,重构一个8×8亚宏块的4个4×4块,从而使两种尺寸大小的整数反变换具有相同的结构。采用优化的数据存储和流水设计,行列反变换能够同时执行,处理一个8×8亚宏块平均只需要32个时钟周期。转置存储器采用一个32×32bits的双口SRAM和8组寄存器组实现,和以前的设计相比,可以节省537%的存储器面积。在108 MHz工作频率下,本文提出的硬件结构能够有效执行H264高清实时解码的反变换运算。     

一种高效的H.264反变换反量化结构设计

在分析H.264反变换反量化算法的基础上,提出了一种高效的H.264反变换反量化硬件结构.在反变换中,采用了一个可重构的一维IDCT变换结构;在反量化中,采用了4个反量化单元的并行结构,并通过LUT取代了占用电路面积大的模运算和除法运算;在整体结构设计中,采用了门控时钟方案和流水线技术.结果表明,本设计可提高系统输出能力和降低硬件功耗,并满足1080i高清码流实时解码的要求.     

一种适用于H.264/AVC宏块级反变换编码的IP核设计

本文提出了适用于H.264/AVC宏块级反变换的IP核完整设计方案。首先,使用改进的T型结构同步宏块中的3种不同变换和反Zig-Zag扫描。然后,对Hadamard反变换模块采用了时分复用存储器模块的设计方案,降低了系统时延;再利用IDCT矩阵运算可分离的特点,减少了IDCT模块资源消耗;最后,给出了以Xilinx Viretex2系列XC2V6000为目标器件的综合结果。仿真结果表明,该设计能够正确支持1080i50Hz高清码流的实时解码。     

一种适用于H.264/AVC宏块级反变换

本文提出了适用于H.264/AVC宏块级反变换的IP核完整设计方案。首先,使用改进的T型结构同步宏块中的3种不同变换和反ZigZag扫描。然后,对Hadamard反变换模块采用了时分复用存储器模块的设计方案,降低了系统时延;再利用IDCT矩阵运算可分离的特点,减少了IDCT模块资源消耗;最后,给出了以Xilinx Viretex2系列XC2V6000为目标器件的综合结果。仿真结果表明,该设计能够正确支持1080i 50Hz高清码流的实时解码。     

基于UMV的重构图像扩展算法及VLSI实现

在AVS视频解码系统中,针对运动补偿所需的参考宏块出界导致视频解码效率降低的问题,提出一种新型图像边界扩展算法重构了出界参考宏块,以获得相应运动向量进行完善的运动补偿。该算法基于视频解码系统流水线设计要求,同时考虑消除中间存储的需求,对图像数据进行分析,依据图像数据的不同类型和位置进行边界宏块像素的有序扩展,并采用二维存储机制提高效率,使得在运动补偿中实现了图像无限制运动向量(UMV),优化了图像运动补偿效果,提高了视频的解码效率。该算法采用Verilog HDL语言描述,经EDA软件仿真、综合及FPGA验证表明:该算法能够在图像运动补偿中获得出界参考宏块的运动向量,实现图像运动补偿的优化,本模块打开UMV后综合的芯片面积仅增加面积1.5%,而AVS视频解码系统采用UMV比不采用UMV解码效率明显提高。     

一种基于SoC平台设计的AVS解码器软硬件分区结构

视频解码芯片的结构因硬件强大的处理能力和软件灵活的可编程功能从硬件转向软硬件分区结构。该文针对AVS标准的算法和解码实现复杂程度,根据软硬件协同设计思想提出了一种结构划分合理的AVS高清视频解码器软硬件分区结构。根据AVS算法的特点该结构将宏块层以上部分的元素解析划归到软件解码中,将宏块层解码划为硬件处理。经验证,该结构设计可实现AVS高清码流解码,并在C语言编写的硬件平台仿真程序中得以实现。     

H.264及AVS视频解码器中IQ/IDCT的设计与实现

H.264及AVS解码器中IQ/IDCT(反量化/反离散余弦变换)模块的设计和实现。设计中考虑到解码速度、算法复用、系统耦合的情况,给出了一种系统解码时间消耗与系统资源占用较少的硬件设计方案,并给出最终仿真及后端设计结果。     

高速AVS去块滤波器的VLSI实现

为提高AVS视频编解码系统去块滤波的速度,提出一种基于乒乓并行存储结构及乒乓转置矩阵的环路滤波器。使用2个存储器组存储相邻的2个宏块,在当前宏块滤波过程中,读出另一组存储器中已滤波的宏块并存入新的宏块。通过2个转置矩阵对水平边界进行不间断的行列转换,以保证对水平边界滤波过程中数据的连续性。实验结果证明,该结构处理一个宏块只需122个时钟,在100 MHz的工作频率下能够满足1 080 p高清编解码的需求。     

基于B样条小波的彩色印刷扫描图像逆半调

彩色印刷是一种利用黄、品红、青、黑四色油墨叠印产生彩色图像的技术,逆半调是将半色调图像转换成连续调图像的过程,主要应用在电子出版和印刷图像电子化方面。选取LAB颜色空间作为逆半调处理的颜色空间,选择三阶B样条小波作为小波基,遵循小波分解、小波系数调整、小波重构的小波变换算法,对彩色印刷扫描图像进行逆半调处理,得到逆半调图像。实验结果表明,该算法避免了破坏彩色图像红、绿、蓝颜色通道的颜色相关性,对彩色印刷扫描图像的重建和印刷加网图像的恢复具有一定的理论意义和应用价值。     

Recursive computation of Tchebichef moment and its inverse transform

Tchebichef moment is a novel set of orthogonal moment applied in the fields of image analysis and pattern recognition. Less work has been made for the computation of Tchebichef moment and its inverse moment transform. In this paper, both a direct recursive algorithm and a compact algorithm are developed for the computation of Tchebichef moment. The effective recursive algorithm for inverse Tchebichef moment transform is also presented. Clenshaw's recurrence formula was used in this paper to transform kernels of the forward and inverse Tchebichef moment transform. There is no need for the proposed algorithms to compute the Tchebichef polynomial values. The approaches presented are more efficient compared with the straightforward methods, and particularly suitable for parallel VLSI implementation due to their regular and simple filter structures.     

AVS-H.264视频转码快速算法

根据AVS标准和H.264标准的特点,提出一种适用于AVS向H.264转码的快速算法。该算法利用AVS标准中帧间编码宏块的分割模式信息,采用模式映射方法避免H.264编码过程中重新确定每个宏块分割模式,加快了转码速度。仿真实验结果表明,该算法在不影响视频质量的前提下,极大降低了转码的计算复杂度,提高了转码效率。     

一种基于AVS视频编码的快速帧间预测模式选择算法

由于在AVS1-P2中采用了多种预测模式的帧间预测技术,但为了使编码器性能最优,需要对所有帧间候选模式进行遍历,以便从中选择最适合的模式,这无疑会大大增加编码器的计算复杂度。为了快速的进行帧间预测,根据AVS1-P2帧间预测模式的特点提出了一种快速的帧间预测模式选择算法,其特点是将基于全零块的提前中止准则与基于纹理特性的预测模式尺寸预选准则相融合来加快编码速度。实验结果表明,与AVS1-P2参考软件rm52h相比较,该方法在保持比特率和图像质量基本不变的同时,可显著减少编码器的计算复杂性。     

一类有输入噪声扰动的逆系统无偏参数辨识算法研究

对逆系统建模时,原系统的输出作为逆系统参数辨识时的输入.由于原系统输出存在测量噪声,且噪声方差未知,采用普通最小二乘法辨识,无法得到逆系统参数的一致无偏估计.为此,本文研究了一种有输入扰动的的逆系统无偏参数辨识算法,该算法先通过小波变换估计输入信号噪声的方差,再由估计得到的方差,通过偏差消除的递推最小_乘法,对逆系统的参数进行无偏辨识.该算法降低了对输入辨识信号为白噪声的要求,具有较强的实用性.由于采用递推运算,该算法也可以用于逆系统参数的在线辨识.最后,通过实验验证了该算法的有效性.     

基于神经网络的迟滞逆模型

一个新的基于神经网络的迟滞逆模型被提出.采用连续坐标变换的方法,建立基本迟滞逆算子(EIHO),EIHO为神经网络提供了基本的迟滞逆信息,并与迟滞逆的输入一起作为神经网络的输入,使迟滞逆由多值映射关系转化为一对一映射关系,从而达到用神经网络逼近迟滞逆的目的.一组实测数据被用来检验模型有效性,实验结果表明,这种建模方法是有效的.     

基于FPGA的AVS环路滤波器设计与实现

根据AVS音视频编码标准中提出的环路滤波算法设计了一个高效的环路滤波器。通过适当地增加片上数据存储空间，使得整个环路滤波的过程占用的带宽资源最小。该滤波器经过仿真验证，对一个完整的4:2:0格式的宏块数据进行环路滤波仅需293个时钟周期。可以被用于1 920×1 080高清图像的AVS解码芯片中。