ASIC中的异步FIFO的实现

绝大部分ASIC设计工程师在实际工作中都会遇到多时钟域设计的问题,多时钟域设计的一个难题是如何避免亚稳态的产生。异步FIFO是一种不同时钟域之间传递数据的常用方法。避免亚稳态问题及空满控制信号的产生是异步FIFO设计的两个关键。本文针对异步时序产生的问题提出了一种新的异步FIFO设计方案。用这样一个异步FIFO模块实现FPGA内部不同时钟系统之间的数据接口,它们之间不需要互相握手,只需跟接口FIFO模块进行交互就可以了,使设计变得非常简单和容易。此异步FIFO基于Altera公司的Cyclone系列实现的,采用VHDL语言设计,通过对设计进行简单的修改,即可用于各种不同的系统的设计,经过充分测试和优化,该异步FIFO运行稳定,占用FPGA内部资源也非常少。     

基于去同步技术的异步8051设计与实现

随着半导体工艺的发展,同步电路面临的时钟偏差、功耗等问题日益突出,异步设计方法得到广泛研究和关注。去同步技术可以方便地实现从同步向异步的转化,成为很有前途的异步电路设计方法。基于去同步技术设计实现了一款异步8051微控制器,着重介绍了基于去同步技术的设计流程与异步控制器设计方法。分析表明,在相同的电压、温度条件下,该异步8051性能与同步8051相当,而功耗约为1/2。     

基于排队网络的异步非线性流水线性能分析

异步电路设计方法是现在集成电路研究的热点,得到越来越多的研究人员的关注。在异步电路设计过程中对异步流水线进行性能分析对异步电路的设计过程有着重要的指导意义,但现阶段缺乏有效的方法对异步流水线(尤其是复杂的非线性流水线)进行性能分析。而排队网络是一种能直观地对异步流水线进行建模的数学工具,但排队网络(尤其是复杂的非线性排队网络)的分析求解十分困难。本文提出了一种采用带Fork和Join的阻塞排队网络对异步流水线进行建模,采用其排队网络模型的平均周期作为异步电路的性能评价指标,并通过将其转化为等价的随机标记图对其平均周期进行分析,并给出了其平均周期的上限和下限。     

基于PXA255的异步串口扩展及在WinCE下的实现

介绍了一种基于PXA255的应用于嵌入式工业控制中异步串口的扩展和在WinCE下的实现。简要介绍PXA255串行通信口和TL16C554异步通信芯片。详细给出一种采用TL16C554来扩展串口的设计实现方案,同时给出相关原理图和在WinCE下的实现方法。     

异步128位AES算法的硬件设计

基于四相握手协议设计异步流水线,实现单轮运算内流水操作,设计轮运算启动模块和异步控制信号生成模块,满足算法多轮运算的需要。在子密钥生成模块、字节替代模块和列混合模块使用复用技术,降低了对硬件的需求。在COMS0.18μm工艺下进行综合、布局布线和仿真,与采用同样数据路径设计方法的同步电路相比,吞吐率提高了12.5%。     

异步子字并行乘累加单元的设计与实现

异步电路能很好地解决同步集成电路设计中出现的时钟扭曲和时钟功耗过大等问题。本文采用异步集成电路设计方法设计了一款32位异步子字并行乘累加单元,并在0.18μm工艺条件下实现了该单元。通过使用特殊的部分积译码电路,该乘累加单元能支持多种子字并行模式,适用于多媒体处理。评测结果表明,异步乘累加单元的性能和功耗指标均优于采用同样结构的同步乘累加单元。     

基于加权Gray码及实时状态检测的异步FIFO设计

本文提出了一种新颖的异步FIFO设计,它采用加权Gray码进行指针编码,采用实时的全局状态检测器来控制写／读,是一种高性能的异步FIFO。模拟结果表明,在FIFO深度为4～16的情况下,该设计与已有的FIFO设计相比在性能以及面积开销等方面都获得了明显的改善。该异步FIFO在多核SoC互连设计中具有广泛的应用前景。     

基于PXA255的异步串口扩展及实现

介绍了一种基于PXA255的应用于嵌入式工业控制中异步串口的扩展和在Windows CE下的实现。简要介绍PXA255串行通信口和TL16C554异步通信芯片。详细给出一种采用TL16C554来扩展串口的设计实现方案,同时给出相关原理图和在Windows CE下的实现方法。     

基于Petri网的异步电路设计关键技术研究

Petri网是异步并发现象建模的重要工具,以异步处理器为代表的异步电路以其在解决时钟扭曲,低功耗方面的优势受到越来越广泛的关注,异步电路设计的主要问题之一是缺乏成熟的EDA工具支持异步电路的设计风格,采用基于信号转换图(STG)的方法,完成了一个基于握手协议的异步控制部件的Petri网模型建立以及仿真和实现。并进一步给出了一个异步FIFO的设计应用实例。通过标准的时序仿真方法,得到的仿真结果表明上述方法能够很好地完成异步电路的设计而且在综合效率和资源利用上有明显的改进。     

异步VLSI电路的低功耗技术研究

异步VLSI设计避免了时钟漂移问题且显示出了良好的电磁兼容和低功耗的特性。文章从几个方面分析了异步VLSI电路的低功耗属性，并对其实现方法进行了探讨。     

Structure-Based Deadlock Checking of Asynchronous Circuits

It is important to verify the absence of deadlocks in asynchronous circuits. Much previous work relies on a reachability analysis of the circuits’ states, with the use of binary decision diagrams (BDDs) or Petri nets to model the behaviors of circuits. This paper presents an alternative approach focusing on the structural properties of well-formed asynchronous circuits that will never suffer deadlocks. A class of data-driven asynchronous pipelines is targeted in this paper, which can be viewed as a network of basic components connected by handshake channels. The sufficient and necessary conditions for a component network consisting of Steer, Merge, Fork and Join are given. The slack elasticity of the channels is analyzed in order to introduce pipelining. As an application, a deadlock checking method is implemented in a syntax-directed asynchronous design tool -- Teak. The proposed method shows a great runtime advantage when compared against previous Petri net based verification tools.     

Design and verification of an efficient WISHBONE-based network interface for network on chip

In this paper, a generic asynchronous First In First Out (FIFO) based WISHBONE compatible plug and play Network Interface (NI) for Network on Chip (NoC) is designed and verified. Four different types of encoded asynchronous FIFOs namely binary, Gray, one-hot and Johnson are designed and analyzed. It is found that Gray-code asynchronous FIFO is the best to handle the asynchronous clock domain issues in NI. The control signals of the WISHBONE bus wrappers from/to asynchronous FIFOs and packing/unpacking modules are asserted concurrently at the same rising edge of the respective router and IP clocks to reduce the latency. The same NI has been utilized for transferring data between synchronous as well as asynchronous clock domains irrespective of clock frequency and phase differences. The proposed NI ensures the seamless high data throughput between the routers and IP cores with minimal latency, higher throughput, higher speed and utilized lesser area compared to the existing design.     

基于状态机的ROM接口电路模型

在芯片设计中会经常使用到ROM,而ROM又经常作为片外存储器被所设计的芯片进行读写操作,在这里就需要设计接口电路用来配合ROM和设计的芯片。ROM多为异步工作方式,如果设计的电路为同步电路,之间又存在着接口时序配合的问题。文中介绍一种基于状态机的ROM接口电路模型。该模型有两个特点:一是采用状态机实现同步时序电路与ROM异步时序电路的接口时序配合;二是实现与具有不同时间参数ROM接口电路的兼容。该模型的设计结果通过了FPGA验证,并在ASIC芯片中得到运用。     

基于AJAX的富客户端技术及应用

AJAX即异步的JavaScript与XML,利用JavaScript、HTML、DOM技术进行Web富客户端设计,后台异步执行与服务器的交互,不会因为交互而中断用户对屏幕的操作,可提供更好的服务响应。AJAX使得基于Web的传统客户端设计,达到与单机GUI方式同样的效果,对基于Web的分布式系统设计产生了重要影响。通过与传统的Web开发方式进行对比,详细介绍了AJAX的核心技术和使用AJAX开发Web应用系统的基本原理。     

Asynchronous DSP for low-power energy-efficient embedded systems

This paper presents the design of an asynchronous DSP that is code compatible with the Motorola DSP56000, with the objective of low power and high energy efficiency to extend the lifespan of the batteries in embedded systems embodying the DSP. It features a unified and low-overhead pipeline flush design, a common-case oriented and efficient single-instruction repeating design, and retimed and single-cycle address generation. The asynchronous DSP is implemented using 130 nm CMOS process and is completely standard-cell based. Pre-layout simulation results demonstrate an equivalent speed of 61.5 MIPS and energy dissipation of 54.5 μW/MIPS @ 1.2 V running a Radix 2 FFT benchmark program, and a 30.0% energy reduction compared to the clock-gated synchronous counterpart.     

Supporting the Distributed German Government with POLITeam

In the context of the POLIKOM research program novel telecooperation tools to support the distributed German government are being developed. POLITeam is one of the projects resulting from this program, aiming at the development of a system supporting cooperation in large, geographically distributed organizations. Main area of research is asynchronous cooperation, based on the metaphors of electronic circulation folders and shared electronic workspaces. The design process of POLITeam is based on the continuous improvement of an existing groupware system in close cooperation with selected pilot users. This paper discusses our methodological design approach, the design of the POLITeam system, and the experiences our application partners made in the course of using the system at work.     

高速异步FIFO的设计和实现

本文介绍了一种新型异步FIFO的设计和ASIC实现,与传统的格雷码作异步FIFO指针的方法不同,该FIFO实现方案采用了一种移位码,在避免了亚稳态出现的同时缩短了关键路径,提高了工作频率。本设计采用Verilog硬件描述语言实现,具有良好的可移植性和设计灵活性。最后,给出了系统的综合实现结果。     

基于双缓冲与环形缓冲的串行驱动设计

介绍了基于双缓冲与环形缓冲技术的串行驱动设计,给出使用双缓冲与环形缓冲区实现高速发送或接收数据的设计思路及实现方法,运用此方法编写异步串行板WDM模式驱动。     

异步电动机矢量控制调速系统设计

异步电动机的各种调速方式中,矢量控制的调速方式响应快、稳定性好、传动性能高、调速范围宽。针对异步电动机的调速需要,设计以80C196为控制器的矢量控制调速系统,并详细介绍了系统的硬件设计和软件设计。该系统有效地完成了异步电动机矢量控制调速系统设计,调速性能好、结构简单,具有很好的发展前景。