获取目标最佳极化算法的FPGA实现

根据带门限的序列Jacobi方法,提出了一种实时获取目标最佳极化的FPGA实现方法。该方法精简了对待求矩阵最大非对角元素的搜索过程,并在FPGA中采用并行结构的运算模块设计,优化了有限状态机(FSM)的执行时序,从而避免了CORDIC算法繁琐的迭代过程,减少了程序运行时间。FPGA实现结果表明,该方法的执行速度比CORDIC算法至少提高了21%,具有较高的实时性。     

基于逆透视变换的车辆排队长度检测方法

交通路口的车辆排队长度检测是智能交通系统的重要组成部分,传统的检测方法易受背景噪声、摄像机透视效果等因素的干扰造成检测失败,而且其实现都是基于串行结构的处理器,不能用于实时处理的场合。本文设计了一种充分利用平直道路几何特征并适合FPGA实现的排队长度自动检测算法,该算法利用逆透视变换消除图像几何失真,引入公路的结构性约束有效检测了车道线;接着采用Sobel边缘算子检测出各车道的车辆轮廓,通过一种基于信息量的度量方法提取排队的队尾,从而确定了车辆排队长度,并且通过硬件化设计使得整个检测过程达到实时的处理速度。     

基于FPGA的高速收发器研究与设计

在数字系统设计领域,对带宽的需求在不断增长,数据的并行传输已经成为高速数据传输的瓶颈,新一代高速串行总线技术如PCI Express、USB3.0、SATA等技术日臻成熟,而高速收发器是实现串行高速数据传输系统的重要组成部分.解析高速收发器的基本结构、工作原理,分析了总体设计、各模块的详细设计以及在FPGA中的集成,并进行了仿真和验证,研究表明采用高速收发器可以实现FPGA串并转换数据的功能.     

SATA 3.0物理层设计与FPGA实现

SATA接口标准已成为数据存储和高速数据传输的重要应用之一,对SATA3.0接口标准的研究和实现已引起广泛关注。首先探究了带外信号、上电初始化和速率配置等关键技术,然后基于Virtex-5系列FPGA内置的RocketIO GTX收发器,设计了带外信号时序、初始化状态机等模块,实现了符合SATA标准3.0的物理层。与现有方案相比,该设计具有易扩展、可配置等特点。经仿真测试,传输速率接近6 Gb/s,相比现有设计有较大提升。     

基于FPGA的串行多节点数据采集传输系统的应用研究

多节点分布式传感器的数据采集与传输系统有着广泛的应用,其物理层实现主要分为串行及并行两种方式。针对特定的应用场景,选用串行传输的实现方式,设计以FPGA芯片、RS485芯片及AD芯片为核心的硬件平台,使用verilog语言设计FPGA的RTL（Register Transfer Level）逻辑代码,并在Modelsim中完成了功能仿真验证。最终实现了物理层为串行传输、传输层为总线模型的数据采集传输系统,该系统RTL代码设计简单,维护性强,可靠性高,占用芯片资源少,具有一定的工程应用价值。     

基于FPGA的极简在系统编程设计

针对FPGA程序在线编程与加载问题,提出一种极其简单的基于PicoBlaze6的FPGA高可靠性在系统编程方法.基于此方法,实现了一个通过串口对SPI Flash在系统编程的设计,该设计着重阐述整个设计的工作原理与实现方法,并给出了带电重启与选择加载的实现时序仿真图与在系统编程的调试结果.调试结果表明,在系统编程得到成功实现,本设计已在工程实践中得到应用.     

Simulation-based weight factor selection and FPGA prediction core implementation for finite-set model based predictive control of power electronics

Model-based predictive control (MBPC) for power-electronic converters offers fast and accurate control. Based on the prediction of the future system states the optimal control input sequence is obtained by calculating a cost for each sequence. The control objectives are expressed as terms in the cost function which are weighted to divide the control effort. However, selecting good values for the weight factors is not a trivial task. In this paper a method is discussed for the weight factor selection based on extensive system simulations. The simulation approach for the hybrid system of power electronic converter and its load is discussed as well.In this paper a specific application is considered: the combined output current and capacitor voltage control of a 4-level flying-capacitor converter (FCC). This inverter topology possesses important advantages, but the control is also challenging. The high computational burden of MBPC is often restrictive for a good implementation. In this paper the implementation in a field-programmable gate array (FPGA) of an efficient prediction and optimization calculation core for finite-set MBPC is discussed. The core is fully implemented in programmable digital logic and a good performance is obtained by exploiting the strong points of the FPGA: parallelism and pipe-lining. The calculation core can be used in three applications: for hardware co-simulations, for hardware acceleration with processor-based implementations and for full FPGA implementations. Experimental results obtained with an FPGA implementation are presented.     

基于高性能DSP的软件无线电平台设计

本文介绍了一种通用的软件无线电平台,该平台以高性能DSP为数据处理核心,利用高速串行接口进行数据调度,结合外围的FPGA和高速A/D、D/A,可应用于多种制式的无线通信系统。在具体讨论平台的整体结构设计和平台数据调度方案的基础上,本文给出了在该平台上实现一个直接序列扩频通信系统的应用实例。     

一种基于FPGA的多路串口控制器设计

针对单片机片上串口资源有限,难以满足一些实际应用需求的问题,提出一种将多个文件数据通过与之相对应的串口同时发送的实现方案.详细描述了设计方案,将多个文件数据经过上位机软件处理,利用FPGA灵活性的优势,读取CompactFlash上的经处理过的数据,并通过相应串口同时发送.实验结果显示,该方案实现简单,每个文件对应的串口发送数据准确,系统运行稳定可靠,解决了单片机串口资源有限的问题,为一些类似应用提供了参考.     

基于SVM的ECT图像重建算法研究与实现

在ECT系统中使用支持向量机处理采集到的数据集,当数据规模非常大时训练速度缓慢,支持向量机在处理ECT系统中采集到的大规模数据集时训练速度缓慢.针对该问题提出了一种适应于硬件实现的基于SVM的串行计算-并行传输模式,并用硬件描述语言在现场可编程逻辑门阵列(FPGA)上实现,同时给出了硬件系统的工作过程及总体结构.ECT图像重建实验结果表明,同软件实现相比,不仅提高了系统图像重建速度,还能保持较高的分类精度,并且表明FPGA在图像重建方面满足实时性要求,适用于图像重建系统.     

专用异步串行通信电路的FPGA实现

本文提出了一种专用异步串行通信电路的FPGA实现方法，具体描述了发送、接收和接口模块的设计，恰当的使用了FIFO、状态机和乒乓操作，最后分别给出了接收和发送的仿真结果。该电路充分利用FPGA的资源。提高了设计的灵活性和稳定性，简化了电路，有利于整个系统性能的完善。     

利用RapidIO技术搭建的可重构信号处理平台

军事领域常选择ADI公司的TS201芯片用于信号处理平台,但由于其采用基于电路交换的LINK口进行连接,难以实现军方对电子系统设计提出的可重构性的需求。FPGA可以用来实现接口转换功能,如果利用FPGA将基于电路交换的LINK口转换成基于包交换的其他形式的接口,就能在不改变硬件连接的基础上,实现DSP系统的重构。本文介绍了一种基于串行RapidIO技术的可重构的信号处理平台,并对其中核心的FPGA的逻辑设计进行了讨论。     

LVQ neural network optimized implementation on FPGA devices with multiple-wordlength operations for real-time systems

The development of hardware platforms for artificial neural networks (ANN) has been hindered by the high consumption of power and hardware resources. In this paper, we present a methodology for ANN-optimized implementation, of a learning vector quantization (LVQ) type on a field-programmable gate array (FPGA) device. The aim was to provide an intelligent embedded system for real-time vigilance state classification of a subject from an analysis of the electroencephalogram signal. The present approach consists in applying the extension of the algorithm architecture adequacy (AAA) methodology with the arithmetic accuracy constraint, allowing the LVQ-optimized implementation on the FPGA. This extension improves the optimization phase of the AAA methodology by taking into account the operations wordlength required by applying and creating approximative-wordlength operation groups, where the operations in the same group will be performed with the same operator. This LVQ implementation will allow a considerable gain of circuit resources, power and maximum frequency while respecting the time and accuracy constraints. To validate our approach, the LVQ implementation has been tried for several network topologies on two Virtex devices. The accuracy–success rate relation has been studied and reported.

     

低复杂度部分传输序列算法及其现场可编程门阵列实现

在传统的部分传输序列(PTS)算法中,计算复杂度高,且需传送边带信息,不利于硬件实现。针对传统PTS算法的这些缺点,设计出一种基于导频信息传送相位旋转因子并结合m序列降低复杂度的PTS算法。其中,m序列作为相位旋转因子,可以降低序列产生硬件实现资源的消耗;导频传送相位旋转因子可以免除边带信息的发送。采用Matlab仿真验证了该算法的可行性,并设计出适合在现场可编程门阵列(FPGA)中实现的正交频分复用(OFDM)系统峰均比抑制模块。通过硬件测试,此模块在降低OFDM系统的复杂度的同时,也能够很好完成峰均比抑制功能。     

基于FPGA的智能PMC通讯模块设计

为了灵活在工业控制计算机内实现通讯接口的扩展,提出了一种基于FPGA的智能PMC通讯模块的设计方法,该方法包括了通讯接口模块的主要设计思路与实现过程;通讯接口模块以FPGA为核心,在FPGA内部实现了软核处理器、PCI总线接口、CAN协议控制器、串行协议控制器、寄存器组等功能,使电路的设计高度集成化,也提高了整个设计的可靠性,同时通过处理器软核实现通讯的智能控制,使模块具备稳定的数据传输速率;模块设计完成后,在实验室环境下对串口和两路CAN总线接口进行连续运行测试,在测试过程中模块性能稳定,无误码和丢帧现象。     

基于ARM和NAND Flash的FPGA加载配置在TD-LTE中的实现

提出一种基于ARM和NAND Flash的FPGA加载配置的设计。选取Virtex-5系列的XC5VSX95T和ARM11系列的S3C6410处理器作为硬件平台,研究了利用NAND Flash自启动、以8 bit的SelectMAP模式配置FPGA的流程及实现。介绍了其配置原理、软硬件实现过程以及实现结果分析,重点分析了ARM+NAND的控制方法。该方案已在TD-LTE无线综合测试仪表中成功应用,是一套灵活和高效的FPGA配制方法。     

Parallelized and pipelined hardware implementation of computationally expensive prediction filters

In this paper parallelization and segmentation methodologies are used to obtain a real‐time (RT) implementation of computationally expensive estimators or filters in an FPGA. First, the filter to be applied is briefly described, and afterwards its hardware structure and VHDL implementation are indicated. A comparative study is performed between the FPGA parallelized implementation and the implementation in a sequential processor. The analysis proves that the execution times measured on the FPGA are considerably lower, making that implementation valid for its use in RT systems. Moreover, several experimental results are shown for a visual servoing application in order to evidence the good performance of the proposed algorithms and implementations. Copyright © 2009 John Wiley & Sons, Ltd.     

一种专用型无线HUB的FPGA仿真与实现

以实现小型足球机器人无线通信系统单进多出的网络拓扑结构为目的,提出了一种应用于该无线通信系统的专用型无线HUB的FPGA设计与实现.针对该无线HUB的功能需求分析,介绍和讨论了系统的总体架构设计.详述了串口和无线SPI、帧同步、寻址模块、流控和帧处理模块的FPGA设计方法.仿真调试和仔细分析了流控管理单元和帧处理单元的设计.仿真调试的结果和分析说明:该设计逻辑清晰、时序正确,给予通信以充分的保障.