基于片内WISHBONE总线的高速缓存一致性实现

基于IP可重用的设计方法,利用WISHBONE总线协议,把两个已成功开发出的具有自主知识产权的THUMP内核集成在一个芯片上,实现了片上多处理器FPGA。开发重点是实现基于片内WISHBONE总线的高速缓存一致性协议。     

SOC片上总线综述

在基于IP复用的SoC设计中,片上总线设计是最关键的问题。片上总线提供了IP互联的接口标准．简化了SOC的设计。本文介绍了目前SoC设计中常用的五种片上总线标准,即CoreConnect总线、AMBA总线、Avalon总线、Wishbone总线和OCP总线,分析和比较了它们的特性,并在此基础上阐述其应用领域。     

基于Wishbone总线片上传感器控制系统的设计

该论文在对传统传感器节点结构的分析基础上,设计了一种基于Wishbone总线的传感器控制系统结构IP核,并在Xilinx Spantan3系列的FPGA芯片上进行了调试测试。论文首先设计了以SHT7X作为传感器模块和以CC2420作为无线通信模块的传感器节点控制系统架构,然后详细设计了系统各模块,包括MCU、各种接口模块和系统连接模块,这些模块均采用WISHBONE总线标准。最后对设计进行综合、实现和调试,结果显示该设计值占用了625个Slice,最高频率达78．740MHz。     

基于Wishbone总线片上传感器控制系统的设计

该论文在对传统传感器节点结构的分析基础上,设计了一种基于Wishbone总线的传感器控制系统结构IP核,并在XilinxSpantan 3系列的FPGA芯片上进行了调试测试。论文首先设计了以SHT7X作为传感器模块和以CC2420作为无线通信模块的传感器节点控制系统架构,然后详细设计了系统各模块,包括MCU、各种接口模块和系统连接模块,这些模块均采用WISHBONE总线标准。最后对设计进行综合、实现和调试,结果显示该设计值占用了625个Slice,最高频率达78.740MHz。     

SOPC设计中的两种片上总线分析

比较片上总线与传统总线的体系结构，介绍了并发多主设备总线体系；同时通过对SoC，SOPC设计中常用的两种片上总线：AMBA和Avalon的详细分析、比较，针对它们的不同特性及具体应用形式阐述了各自的应用范围。从而方便设计师对这两种片上总线的充分理解，并为SOPC及其他SoC设计中的总线选择提供参考。     

基于WISHBONE片上总线的USB2．0设备控制器IP核的设计

随着SOC技术的广泛发展和USB协议的普遍应用,在芯片设计时嵌入USB设备控制器IP核变得越来越重要.WISHBONE片上总线为IP核的相互通信提供了一种更为简单灵活的实现方法.本文基于WISHBONE片上总线,设计了符合USB 2.0协议的设备控制器IP软核,并通过仿真验证,符合设备使用要求.     

SOPC设计中的两种片上总线分析

比较片上总线与传统总线的体系结构,介绍了并发多主设备总线体系;同时通过对SoC,SOPC设计中常用的两种片上总线:AMBA和Avalon的详细分析、比较,针对它们的不同特性及具体应用形式阐述了各自的应用范围。从而方便设计师对这两种片上总线的充分理解,并为SOPC及其他SoC设计中的总线选择提供参考。     

一个命题投影时序逻辑符号模型检测器

现有模型检测工具的形式化规范语言,如计算树逻辑(computation tree logic,简称CTL)和线性时序逻辑(linear temporal logic,简称LTL)等的描述能力不足,无法验证ω正则性质.提出了一个命题投影时序逻辑(propositional projection temporal logic,简称PPTL)符号模型检测工具——PLSMC(PPTL symbolic model checker)的设计与实现过程.该工具基于著名的符号模型检测系统NuSMV,实现了PPTL的符号模型检测算法.PLSMC的规范语言PPTL具有完全正则表达能力,这使得定性性质和定量性质均可被验证.此外,PLSMC可以有效地缓解模型检测工具中容易发生的状态空间爆炸问题.最后,利用PLSMC对铁路公路交叉道口护栏控制系统的安全性质和周期性性质进行验证.实验结果表明,PPTL符号模型检测工具扩充了NuSMV系统的验证能力,使得时间敏感、并发性和周期性等实时性质可以被描述和验证.     

基于总线访问的片上调试方法研究

支持片上在线调试是嵌入式SoC设计目标之一;现有的片上调试系统多基于扫描链技术,SoC系统的功能设计和调试设计必须同步,这种紧耦合的设计方法移植性差、通用性弱,与SoC系统IP复用的理念不符;基于此,提出了一种基于片上标准总线的SoC在线调试方法,该方法引入调试主设备的概念,复用片上总线传输实时调试数据,实现了对SOC外围IP的在线调试,同时通过引入调试支持单元和调试处理模块实现了对处理器主设备的总线访问调试;该方法适用于以标准总线结构互联的SOC系统,具有适用性广、调试功能丰富、调试接口多样、调试效率高等优点;该方法在以SPARC处理器为处理核心、AMBA总线为互联的SoC系统中进行了实现和在线调试验证,实验表明满足SoC的调试需求。     

时序逻辑程序的模型检测

时序逻辑程序的形式化验证对提高程序的正确性具有重要意义。以投影时序逻辑的可执行子集、框架投影时序逻辑语言Framed Tempura为研究对象,使用命题投影时序逻辑描述Framed Tempura程序的性质,将程序p和性质Ф统一表示在投影时序逻辑中,模型检测需要判定p→Ф是否有效,可转化为判定p∧Ф是否不可满足,这可以通过构造p∧Ф的正则图加以解决。最后,给出了Framed Tempura程序的模型检测实例。     

基于符号模型检测的符号有向图故障诊断解形式化验证

由于定量信息和非线性因果关系的丢失,符号有向图(SDG)的故障诊断解需要进一步进行校核与验证.将SDG故障诊断解的验证置于符号模型检测框架中进行研究,提出了基于符号模型检测的SDG故障诊断解形式化验证方法.首先定义了SDG模型的有限状态变迁系统形式化描述,建立了符号模型检测(SMV)模型;其次引入故障传播时间定义了模型观测变量的动态验证信息,提出了基于步进式监控的动态推理验证策略;然后扩展了动态推理验证过程的SMV模型,提出了验证算法SSDGFD_SMC;最后,通过一个简单贮水罐系统的SDG模型实例验证了算法SSDGFD_SMC的有效性.     

基于传输时间精确预测的片上总线仲裁算法

片上系统中各主设备有不同的实时性和带宽要求,它们竞争使用片上系统总线.总线仲裁器采用各种仲裁算法试图满足实时性和带宽要求,但已有算法很难同时满足这两方面的要求.提出一种基于传输时间精确预测的仲裁算法,采用该算法的仲裁器能够精确地预测在当前仲裁机制下各个请求的完成时间.因此能判断哪些主设备的实时性可能会被违反,从而提前改变总线仲裁策略以满足各主设备实时性要求.同时,采用该算法后仲裁器并行比较主设备的实际传输带宽和需求带宽的差别,及时调整优先权以实现对带宽的精确分配.实验结果表明,该算法比常见的5种算法在实时性要求满足百分比方面平均提高66.47％,很好地满足了各主设备在各种情况下的强实时要求.     

基于Wishbone片上总线的IP核的互联

以FPGA技术为基础,以Verilog HDL为载体,设计了遵守Wishbone片上总线规范的IP核接口,实现了片上系统的IP核互联.     

基于多级片上总线的并行图像处理系统设计*

采用基于平台级FPGA的SOC设计方法, 设计了一种基于多级PLB总线的可扩展并行图像处理系统。系统采用总线桥并行扩展处理单元来增加系统处理性能和扩展存储访问带宽;通过数据分发模块实现图像数据输入与处理流水线操作。时序功能仿真与硬件实现表明,该设计能灵活高效地实现系统结构的并行扩展,显著提高了系统并行处理性能。     

并发系统的模型和自动验证

时序逻辑可以很好地应用于描述和验证并发系统的动态特性。AMC(Model Checker for Asynchronous concurrent systems)代替传统的从公理出发的形式推导,将并发系统描述转换为系统状态模型,然后应用模型实现对系统时序特性的自动验证。AMC能处理一般形式的合理性问题,并能对大的并发系统进行层次结构模型验证。     

基于广义符号轨迹赋值模型验证的反例的产生

广义符号轨迹赋值(Symbolic Trajectory Evaluation)引入了符号变量和抽象技术,解决了验证中状态爆炸的问题,但是却为寻找反例制造了很多障碍.针对此,提出了一种高效的寻找反例的算法,它应用集合的概念,通过回溯在父子路径之间进行集合的交集,可以高效地解决抽象引起的问题.并对此算法进行改进,解决了符号变量带来的问题.     

用户自定义Wishbone片上总线IP自动生成系统的实现

Wishbone作为一种免费开放的SoC片上总线接口标准，当前有着十分广泛的应用。根据Wishbone的标准，使用Perl／Tk语言实现了一个用户自定义Wishbone总线的自动生成系统。它具有友好的GUI配置界面，简单易用，平台独立性较好。针对具体的应用，能灵活的配置Wishbone总线，自动生成不同语言风格的总线的IP模块，极大地提高了Wishbone总线IP的设计效率。     

基于符号模型检测的SDG故障诊断解形式化验证

由于定量信息和非线性因果关系的丢失,SDG的故障诊断解需要进一步的进行校核与验证。创新地将SDG故障诊断解的验证置于符号模型检测框架中进行研究,提出了基于符号模型检测的SDG故障诊断形式化验证方法。首先扩展、转换了SDG模型的有限状态变迁系统形式化描述,建立了SMV模型;其次引入故障传播时间建立了模型观测变量的动态验证信息,并基于步进式监控分析了动态验证策略,将SDG正向推理扩展建模为动态推理验证;然后面向符号模型检测扩展了动态推理验证过程的SMV模型,提出了验证算法SSDGFD_ SMC;最后,通过一个实例验证了算法的有效性。     

工作流模型检测研究

研究了利用模型检测技术对WPDL描述的工作流模型的正确性的检测方法，提出了工作流模型的正确性检测指标及其CTL*公式描述，以及博弈算法实现工作流模型的正确性检测，该方法的特点是具有较强的检测指标描述能力及高效的检测算法。     

AMBA总线新一代标准AXI分析和应用

随着多核、多级内存及众多外设的SoC设计的复杂化,急需一种性能更好、更加灵活的片上互连总线体系结构。AXI是ARM新推出的新一代AMBA片上总线,AXI的一序列新特点满足了高性能、高带宽、高速度的现代SoC设计的要求。本文介绍了AXI的新特性,并和旧一代总线标准AHB性能做了详细的比较,同时给出了AXI的典型应用。