基于三步旋转坐标旋转数字计算机算法的直接数字频率综合器实现

提出基于三步旋转机制的高精度低时延坐标旋转数字计算机 (CORDIC)算法. 该算法通过对输入角度进行二极化重编码来免除剩余旋转角度的运算,利用三步旋转机制对迭代次数进行压缩,结合合并迭代技术进一步减少迭代次数,降低输出时延. 以16位输出位宽为例,对三步旋转CORDIC算法和流水线迭代式算法进行实现,仿真结果表明：三步旋转CORDIC算法与流水线迭代式算法相比,改善了输出精度,输入到输出的时延降低了75%,硬件开销下降了29.2%. 基于三步旋转CORDIC算法,实现了相位累加器位宽为24的直接数字频率综合器 (DDFS);使用加法树结构对多输入加法器进行优化,以提高电路工作频率. 仿真结果表明,该算法的最大幅度误差为8.24 × 10^?6,输出时延为38.5 ns.     

全数字导航接收机中的频率合成器

为在直扩接收机中实现高精度的频率合成器，提出了一种改进的坐标旋转数字计算机（CORDIC）算法，通过预迭代的方式将传统的CORDIC算法的工作范围扩展到了全角度范围，并且加入的预迭代可以统一到流水线结构中.该算法避免了采用传统查表方法耗费大量ROM资源，从而不利于芯片实现小型化和低功耗化的缺点，通过加法和移位操作计算基本的超越函数，可以采用迭代算法实现高精度的频率合成，在保证高速、高精度频率输出的同时节省了硬件资源.硬件平台仿真结果表明，该算法占用很小的硬件资源，能够产生高速、高精度的频率输出，可以应用于直扩接收机中.     

快速并行σi预测CORDIC算法

CORDIC作为一种计算三角/双曲函数和向量旋转的迭代算法,其硬件结构简单,易于并行化处理和VLSI实现,因而在实时信号处理方面有广泛的应用前景。在CORDIC算法中,旋转迭代方向σi的快速确定是提高算法运算速度的一个有效方法。文中从CORDIC算法的基本思想出发,提出了一种并行σi预测算法,直接由输入数据确定迭代方向,同时提高了算法的并行化程度,在保证精度的情况下能大大缩短CORDIC迭代算法的运算时间。     

CORDIC流水线结构在FFT设计中的改进

针对利用CORDIC流水线实现FFT蝶形运算耗费资源多的问题,依据CORDIC计算迭代系数的方法以及FFT算法中旋转因子W^p固定不任意的特点,改进了CORDIC流水线的结构形式,使其适应FFT算法．实验证明,这种改进结构既保证了蝶形运算的速度,又节约了芯片资源,适合在FFT芯片设计中使用．     

低复杂度的改进型CORDIC算法研究

传统CORDIC算法需要通过乘法器和查找表才能实现多种超越函数的计算,这会导致硬件电路实现复杂、运算速度降低,此外它能够计算的角度范围也有限.针对传统CORDIC算法的缺陷,在旋转模式下提出一种改进型CORDIC算法,它不需要模校正因子和查找表,只需通过简单的移位和加减运算就能实现多种超越函数的计算,从而能够减少硬件的开销,提高运算的性能,并通过区域变换使得该算法能够适用于所有的旋转角度.误差分析表明该算法具有很小的误差.     

基于CORDIC算法的频谱分析技术研究

讨论了数字检波的工作原理,提出了基于CORDIC算法的数字检波方案。根据该方案,使用FPGA实现了基于CORDIC算法的数字检波器。通过在VXI全数字中频实时宽带射频频谱分析仪中实验验证,基于CORDIC算法的数字检波器是可行的。它与数字下变频器结合可以得到高测量精度和动态范围,其带内一致性可达到±0.01 dB,测试动态范围可扩展到100dB。如果数字下变频器和基于DSP的高精度细化FFT分析相结合,测试频率分辨率可达到0.03 Hz。     

基于CORDIC算法的正余弦函数FPGA实现

在传统CORDIC算法的基础上提出一种改进算法.通过在Matlab中搭建模型验证改进算法的正确性,该算法在不影响数据要求精度的条件下扩大了旋转角度范围,减小了所需的ROM存储空间,提高了运算速度,并在Altera公司的Cyclone系列芯片EP1C3T100C8上予以实现,仿真结果表明,该算法比传统算法具有计算角度范围大、运算速度高和低资源的优势.     

低消耗免查找表CORDIC算法

为减少传统流水线型CORDIC(Coordinate Rotation Digital Computer)算法的硬件资源消耗和输出时延,在包含查找表的三阶段CORDIC算法实现基础上,提出一种免去查找表环节的CORDIC算法实现方法.提出的改进算法直接使用四次移位相加的迭代运算替换查找表结构从而显著降低寄存器消耗,同时通过合并迭代降低迭代次数进而有效减少最大输出时延,并综合运用角度二极化重编码(Binary To Bipolar Recoding,BBR)方法和角度区间折叠技术保证了输出精度.使用Verilog HDL语言在ISE14.2软件平台上对三种算法进行具体实现,利用XST工具对其进行综合,并通过MATLAB建模计算得到算法的正余弦值输出误差.仿真实验结果表明:在输出位宽均设置为16位的情况下,免查找表CORDIC算法能够有效地输出正余弦值;与传统流水线型算法相比,免查找表算法的寄存器资源消耗减少大约74.42%,计算所需的时钟周期降低68.75%,其输出精度也有明显改善;与三阶段算法相比,免查找表算法的寄存器消耗减少大约43.3%.本文提出的免查找表CORDIC算法具有实时性强、输出精度高、硬件资源消耗少等优势,更适用于高速实时的现代数字通信系统应用.     

精确频率输出的超低时延DDS电路设计

使用CMOS工艺设计高性能、低成本的直接数字频率合成器DDS是一项十分具有挑战性的任务.本文提出了一种模数可编程的超低时延DDS电路设计.通过增加一个辅助相位累加器,可以根据输出频率的需要来设置辅助相位累加器的输入和模数配置来产生小数复合频率控制字,从而可以进行各种频率的精确输出,完全消除了输出频率误差.还针对CORDIC算法进行了优化改进,提出了一种仅需要小容量的查找表和简单角度校正的CORDIC实现方法,免除了迭代运算过程,设计了一种超低时延的相位幅度转换电路.在电路资源消耗没有增加的前提下,设计电路不仅实现了精确频率输出,还大大降低了电路的输出时延.验证结果表明:本DDS设计电路输出频率不存在频率误差,并且只需要两个时钟周期就能得到高精度的正余弦波输出.本设计通过对相位累加器和相位幅度转换电路的改进,消除了输出频率误差和降低了输出时延,具有输出频率精确、输出时延小、成本低等优点,更加适合输出频率精度要求高、实时性强的信号处理应用场合.     

双向预判免缩放因子CORDIC算法

针对流水线型坐标旋转数字计算机(coordinate rotation digital computer,CORDIC)算法的输出精度低、输出时延长、硬件资源消耗大的问题,提出一种双向预判免缩放因子CORDIC算法.该算法首先将[0,π/4)内的输入角度通过角度二进制编码后按位值i分解为2-i的较小角度,然后使用设立的...     

改进型CORDIC算法及FPGA的实现

传统CORDIC算法需要通过乘法器和查找表才能实现多种超越函数的计算,这会导致硬件电路实现复杂、运算速度降低。针对传统CORDIC算法的缺陷,提出了一种改进型CORDIC算法,并给出了FPGA实现方案。它不需要模校正因子和查找表,只需通过简单的加减和移位运算就能实现多种超越函数的计算,从而能够减少硬件的开销,提高运算的性能.     

CORDIC算法的改进

目的讨论CORDIC算法在数字信号处理中的应用及其应用条件─—收敛范围,方法运用基本方程及另一组迭代方程对非收敛范围内的输入数值进行求解,结果与结论完全消除了基本CORDIC算法的收敛范围限制,极大地拓宽了CORDIC算法的应用,给出了一些基于改进CORDIC算法的计算实例,证实了理论分析的正确性。     

基于CORDIC算法的乘法器的VLSI实现

提出了满足大整数相乘的CORDIC算法的改进措施,给出了改进后算法的VLSI结构及其VHDL代码的仿真时序,与理论计算结果相比较,修正后的CORDIC算法的大整数乘积运算结果与理论计算结果基本一致,可以满足数字系统设计中对大整数相乘设计要求。     

CORDIC算法在V-BLAST中的应用

传统CORDIC算法需要通过查找表和许多乘法器才能实现矩阵的QR分解,这会导致硬件电路实现复杂,运算速度降低,此外它能够计算的角度范围也有限。针对传统CORDIC算法的缺陷,在向量模式下提出一种改进型CORDIC算法,它不需要查找表和模校正因子,只需通过简单的移位和加减运算就能实现矩阵的QR分解,从而能够减少硬件的开销,提高运算的性能,并通过重复迭代和区域变换使得该算法能够适用于所有的旋转角度。最后将该算法应用于V-BLAST接收系统的QR算法中,实现了低复杂度译码的效果。     

定点CORDIC算法的误差控制

通过对CORD IC算法误差原因的分析,提出了一种降低定点算法误差累积的方法,从而可以使算法误差不随迭代深度增加而增加,进而得到更精确的函数值。文章首先分析了CORD IC算法的基本原理,依据此原理给出了典型CORD IC算法的基本结构,该结构可以用来有效计算超越函数的值;随即针对坐标转换时的误差累积效应以及误差较大的问题,给出了相应的误差分析以及修正的算法结构。FPGA仿真及实验结果表明,在不大幅牺牲速度的情况下,增加少量资源,可以在一定程度内控制算法的误差。