大动态范围AGC电路在接收机中的应用

自动增益控制电路(AGC)是接收机的重要控制电路之一。具体分析了自动增益控制电路的工作原理以及AGC的分类方式。利用可变增益放大器AD8367和其他模拟电路以及外部检波方式,设计了思维简洁、电路控制速度快的峰值型AGC电路。详细解释了芯片版图、增益控制与电压关系以及基于AD8367的闭环AGC电路系统。实验结果表明,基于AD8367的两级AGC控制电路频率达到70 MHz,动态范围80 dB等预期指标,可以方便地调整所需要的输出电平值,确保接收机正常工作。     

应用于TD-LTE接收机射频前端的一种AGC电路

基于可变增益放大器AD8367,结合线性检波器AD8361和误差放大器AD820,为TD-LTE接收机射频前端设计了一个自动增益控制(AGC)电路,实物测试显示该AGC电路能在输入信号频率为240MHz,输入信号功率为-40dBm到-10dBm时,输出信号功率能稳定在0dBm处,分析了该AGC电路噪声对接收机整体噪声的影响,满足系统指标的要求。设计思维简洁,电路结构简单,可以方便地调节输出电平值,确保接收机正常工作。     

应用于SAR ADC的高能效电容开关转换方案

针对逐次逼近型模数转换器,提出了一种新型高能效的电容开关转换方案。在前3个比较周期内,该新型电容开关不消耗转换功耗。从第4个比较周期开始,采用了拆分电容技术、单边双电平转换技术,使得一侧的电容只在2个参考电压Vcm与地之间进行切换,进一步节省了功耗。仿真结果表明,与传统电容阵列相比,该新型电容开关的转换功耗降低了99.23%,总电容面积减小了75%。微分非线性为0.162 LSB,积分非线性为0.163 LSB。     

一种新的数字接收机AGC电路

该文提出一种新的数字接收机自动增益控制(AGC)电路。该电路将传统的两级级连负反馈AGC电路中后级AGC电路的反馈控制改为前馈控制,前后两级AGC电路共用一套功率检波器和环路滤波器,前级AGC电路的增益控制误差能够在后级AGC电路中得到修正,故新的AGC电路的总增益控制误差仅取决于后级AGC电路的增益控制误差。计算机仿真和硬件电路测试结果均表明,与传统的AGC电路相比,该文提出的新AGC电路能够提高增益控制精度,降低AGC响应时间。     

应用于高速SAR ADC的高能效开关方案

介绍了一种应用于高速逐次逼近型模数转换器的新型高能效电容开关方案.基于2bit/cycle结构,采用两个分裂电容阵列作为数模转换器.通过单边充电操作,在减小电容阵列动态功耗和总面积的同时,提高了电容的建立速度.在最后一个量化周期中,只在电容阵列的单边引入共模电压基准,并只用一个比较器参与量化,在获得更高精度的同时,进一...     

一种应用于高精度SAR ADC校准的剪枝神经网络算法

介绍了一种基于剪枝神经网络的后台校准算法,能够对高精度单通道SAR ADC的电容失配、偏移、增益等多个非理想因素同时进行校准,有效提高SAR ADC的精度。本算法不仅可以达到全连接神经网络校准效果,而且同时对贡献小的权重进行剔除,降低了校准电路的资源消耗,加快了神经网络校准算法速度。仿真结果表明,信号频率接近奈奎斯特频率的情况下,对16 bit 5 MS/s的 SAR ADC进行校准,校准后ADC的有效位数从7.4 bit提高到15.6 bit,无杂散动态范围从46.8 dB提高到126.2 dB。     

射频接收机中自动增益控制电路建模与设计

提出了一种射频接收机中自动增益控制(Automatic Gain Control,AGC)电路的建模方法和设计方法。该建模方法对射频接收机中自动增益控制电路进行了建模分析和理论推导,得到3 种常见电路拓扑的时间常数公式。通过电子设计软件对该模型进行仿真验证,得到的时域分析结果与模型计算相吻合。对采用模型参数的接收机电路进行了制作和测试,与模型计算和仿真结果匹配良好。该方法解决了射频接收机中自动增益控制电路不同时间常数的设计难题,对精细自动增益控制电路设计提供理论指导。     

基于STR0425B接收机的AGC算法研究及实现

该文对比分析了无线通信系统中采用三种不同架构技术实现的宽频段接收机的优缺点,针对下一代无线通信平台中对接收机的宽频带、可配置、小型化、低成本、低功耗需求,设计了一种采用基带、射频一体化架构基于STR0425B的宽频段接收机,并对其AGC算法进行了详细介绍;最后对接收机的动态范围和AGC响应时间进行了测试验证,结果表明该方案设计的接收机在动态范围及AGC响应时间等性能方面可以满足下一代无线通信系统平台需求。     

VHF/UHF波段接收机动态范围问题研究

针对VHF/UHF波段接收机射频模拟前端(RFAF)对动态范围的影响问题,在多射频接收链路模型中添加中频自动增益控制(IF AGC)电路模块,仿真结果表明使用IF AGC电路进行二次增益调节,可保证接收机稳定工作,同时能够减小由RFAGC电路引起的瞬时动态范围的波动变化.     

VHF／UHF波段接收机动态范围问题研究

针对VHF-HF波段接收机射频模拟前端（RFAF）对动态范围的影响问题,在多射频接收链路模型中添加中频自动增益控制（IFAGC）电路模块,仿真结果表明使用IFAGC电路进行二次增益调节,可保证接收机稳定工作,同时能够减小由RFAGC电路引起的瞬时动态范围的波动变化。     

一种用于GPS接收机的宽带、高增益变化范围的AGC设计

介绍了一种宽带、高增益变化范围的用于GPS接收机的模拟CMOS自动增益控电路(AGC)的设计.整个AGC环路用0.35μm CMOS工艺实现,包括可变增益运算放大器(VGA)、固定增益运算放大器(FGA)、增益控制电路和直流失调抑制电路.经过仿真验证AGC的最大增益可达80dB,增益变化范围是56dB,环路锁定时间为70μs.     

一种嵌入式10位2MS/s逐次逼近模数转换器

设计了一种10位2 MS/s嵌入式逐次逼近结构ADC。为提高ADC精度,其中DAC采用电压和电荷按比例缩放混合结构,比较器使用了输入失调校准和输出失调校准技术。采用TSMC0.18μm1P6M数字CMOS工艺进行流片验证,整个ADC核面积仅为0.9×0.6 mm2。测试结果表明,在2 MHz采样率、输入信号为180 kHz正弦信号情况下,该ADC模块具有8.51位的有效分辨率,最大微分非线性为-0.8~+0.7LSB,最大积分非线性为-1.7~+1.5 LSB,而整个模块的功耗仅为1.2 mW。     

基于动态元件匹配技术的改进逐次逼近ADC设计

介绍了一种低功耗、中等速度、中等精度的改进逐次逼近ADC,用于DSP的外围接口中。其中DAC采用分段电容阵列结构,节省了芯片面积,其高三位使用了动态元件匹配技术,改善了ADC的性能。比较器采用四级预放大器和Latch串联构成,并且使用了失调校准技术。数字电路采用全定制设计,辅助模拟电路完成逐次逼近过程,并且能够使ADC进入省电模式。芯片使用UMC0.18μm混合信号CMOS工艺制造,版图面积2.2mm×1.5mm。后仿真结果显示,ADC可以在1.8V电压下达到12bit精度,速度1MS/s,整个芯片的功耗为2.6mW。     

用于SOC系统的逐次逼近型ADC设计

设计了一个基于SOC系统的触摸屏逐次逼近型结构的10 bit 2Msps模数转换器(ADC)。高精度比较器和Bootstrap开关应用于设计电路中,提高了芯片速度和降低了功耗。芯片采用SMIC0.18μm 1P6M CMOS工艺流片,版图面积为0.25mm2,2MHz工作时平均功耗为3.1mW。输入频率320kHz时,信噪比(SNR)为56dB,ENOB为9.05bit,无杂散动态范围(SFDR)为66.56dB,微分非线性(DNL)为0.8LSB,积分非线性(INL)为1.4LSB。     

8通道10b的R-C混合式SARADC的设计

实现一个8通道10 b转换精度的逐次逼近式(SAR)模拟-数字转换器。在DAC的设计上采用新的电阻电容混合式的DAC的结构,和传统的C-R式结构相比具有更小的面积。同时对比较器的设计进行了优化,采用一个三级级联的准差分结构,并设计在传统的前置预放和锁存器级联的理论基础上,引入了交叉耦合负载,复位、钳位技术,获得了高精度和较低的功耗。设计经HSPICE仿真结果证明有效,并采用0.13μm CMOS工艺,分别采用2.5 V的模拟电源电压和1.2 V的数字电源电压供电,实现10位的精度。芯片面积为480μm*380μm,FF case下功耗为0.54 mW。实现了超低功耗的ADC的设计。     

一个新型的带自动增益控制环路的低功耗ASK接收机

实现了一个适用于短距离无线系统的低功耗ASK中频接收机电路.该接收机包括一个用于补偿信道衰减的自动增益控制环和一个ASK检波器.自动增益控制环中采用了新型的限流跨导器和带前馈的差分峰值检测器,从而以较低的功耗实现了较高的压缩比及较快的响应速度.通过在峰值存储单元中引入零点及在峰值检测电路中引入前馈,实现了对自动增益控制环阻尼特性的调整.ASK检波器中传统的整流器和低通滤波器被整合为更紧凑的结构,从而进一步降低了功耗.仿真结果验证了本文所提技术的有效性.     

一种宽带接收机的AGC设计

主要介绍了一种适用于225—512MHz的宽带数字中频AGC接收机的设计,该接收机的信号带宽是5MHz,OFDM调制。通过对宽带信号接收机的需求进行分析,详细阐述了AGC电路及控制方案的逐步实现过程。     

一个新型的带自动增益控制环路的低功耗ASK接收机

实现了一个适用于短距离无线系统的低功耗ASK中频接收机电路.该接收机包括一个用于补偿信道衰减的自动增益控制环和一个ASK检波器.自动增益控制环中采用了新型的限流跨导器和带前馈的差分峰值检测器,从而以较低的功耗实现了较高的压缩比及较快的响应速度.通过在峰值存储单元中引入零点及在峰值检测电路中引入前馈,实现了对自动增益控制环阻尼特性的调整.ASK检波器中传统的整流器和低通滤波器被整合为更紧凑的结构,从而进一步降低了功耗.仿真结果验证了本文所提技术的有效性.     

多通道逐次逼近型10 bit 40 Ms/s模数转换器的设计

设计了一个多通道逐次逼近型结构的10 bit 40 Ms/s模数转换器(ADC).由于采用时间交叉存取技术,提高了整个芯片的转换速度,同时通过运用比较器自校准和电容自校准结构,提高了整个电路的转换精度.本芯片采用Chart 0.25μm2.5 V工艺,版图面积为1.4 mm× 1.3 mm.40 MHz工作时,平均功耗为33.68 mW.输入频率19.9 MHz时,信号噪声失真比(SINAD)为59.653 3 dB,无杂散动态范围(SFDR)为74.864 6 dB.