三值动态和静态广义时序机理论

该文在三值电路三要素理论的基础上提出了三值动态和静态广义时序机理论。首先找出三值状态图和电路方程间的关系,该关系既适用于静态电路,又适用于动态电路。对静态电路文中推导出各型三值触发器完整特性方程,它描述了触发器全时刻的行为,用以代替常规特性方程,使三值同步和异步时序电路统一。对动态电路该文用电容代替触发器存储三值信息,实现三值动态时序电路(特别是三值同步动态时序电路,属于非触发器式的时序电路)。因动态电路和静态电路主要差别是负载行为,故此可以在三值电路三要素理论和广义时序机理论下统一三值动态和静态,同步和异步时序电路。     

绝热无比型动态触发器和同步时序电路综合

该文从电路三要素理论出发研究低功耗电路，定量描述绝热无比型动态记忆电路。绝热无比型动态触发器利用电容接收和保存信息，避免目前绝热电路中电容上的信息得而复失的现象，其中绝热D和T'触发器只用6管，带‘与或非’输入的绝热D触发器只用9管。在上述理论基础上该文提出绝热无比型动态同步时序电路综合方法，用此法设计出绝热5421BCD码十进制计数器，仅用32管，总功耗小于一个PAL－2N四位二进制计数器的功耗，计算机模拟验证该文方法正确。     

同步和异步时序电路的统一设计和分析理论

本文讨论了时钟信号的普遍描述和含时钟信号的触发器次态方程，并在此基础上提出了同步和异步时序电路的统一设计和分析理论。该理论的有效性已由实例予以证明。     

同步和异步时序电路的统一设计和分析理论

本文讨论了时钟信号的普遍描述和含时钟信号的触发器次态方程,并在此基础上提出了同步和异步时序电路的统一设计和分析理论。该理论的有效性已由实例予以证明。     

一种同步和异步时序电路统一分析的新方法

本文引入触发器的跳变函数，讨论触发器的时钟激励方程，从而提出一种同步和异步时序电路统一分析新方法。该方法的有效性和可操作性已由实例予以证明。     

交叉耦合绝热动态触发器及同步动态时序电路

本文提出交叉耦合绝热动态触发器及其同步时序电路综合方法。首先利用文献[1]的电路三要素理论定量描述交叉耦合型绝热锁存器，由绝热主锁存器和从锁存器构成一个单相输入的绝热触发器。在交叉耦合型绝热触发器的基础上，本文提出绝热同步动态时序电路综合方法，用此法设计出绝热8421BCD码错码检测电路（仅用50管），总功耗小于三个绝热ADL非门的功耗，计算机模拟验证本文方法的正确性。     

为什么选择旁路电容很重要

设计人员在选择旁路电容，以及电容用于滤波器、积分器、时序电路和实际电容值非常重要的其他应用时，都必须考虑这些因素。若选择不当，则可能导致电路不稳定、噪声和功耗过大、产品生命周期缩短，以及产生不可预测的电路行为。     

边沿取样电路和同步动态时序电路综合

本文提出用电容代替触发器作为记忆元件的双边沿同步动态时序电路（ＳＤＳＣ）的综合方法。基于电路三要素（信号、网络和负载）理论,首先推导出边沿取样定理;接着研究普适双边沿状态图和电路图的关系,再将卡诺图方法由门级发展到元件级;最后提出ＳＤＳＣ的状态编码原则,从而形成有效的ＳＤＳＣ的综合方法,用此方法设计了一些结构极简单的动态电路,诸如错码检测电路仅用２２个ＭＯＳ管,８４２１ＢＣＤ码二进制计数器仅用３１     

时序电路的PLC程序设计

本文从非周期性和周期性时序电路两个方面，介绍了时序电路的PLC程序设计方法。该方法思路清晰，易于掌握。     

采用“归D法”的时充电路CAA

本文提出了各类触发器分解成Ｄ触发器的分解逻辑表达式，利用它把其它类型触发的时序电路转换成了Ｄ触发器时序电路（简称“归Ｄ法”）。采用“归Ｄ法”编制的时序电路ＣＡＡ（计算机辅助分析）程序，适用于各类触发器的时序电路的分析，这样做既简化了软件编程，又提高了分析效率。     

基于PIC16F877的DNB电源系统时序发生器的研究与设计

介绍了一种可以提供多路输出可控周期和脉宽的脉冲时序电路,采用了PIC16F877单片机简化了复杂的电路结构,并给出了外围的硬件电路和单片机的程序设计.为满足设计要求,脉冲时序电路采用两种设定方式:本机所带的小键盘设置和上位机通过RS485通讯口对其进行设置.     

时序电路的自锁与自解锁

本文讨论了在不考虑冗余状态设计时序电路时，可能会导致“自锁”现象，并提出了设计自解锁功能异步时序电路应当遵循的一种规范化方法。     

采用“归D法”的时序电路CAA

本文提出了各类触发器分解成Ｄ触发器的分解逻辑表达式，利用它把其它类型触发器的时序电路转换成了Ｄ触发器时序电路（简称＂归Ｄ法＂）。采用＂归Ｄ法＂编制的时序电路ＣＡＡ（计算机辅助分析）程序，适用于各类触发器时序电路的分析，这样做既简化了软件编程，又提高了分析效率。     

同步时序电路的增广Petri网分析

本文应用抑制弧的增广Ｐｅｔｒｉ网建立了基本门电路和常用触发器的Ｐｅｔｒｉ网模型；并运用该模型描述了同步时序电路；提出了增广Ｐｅｔｒｉ网的授权矩阵、状态转移方程和触发展次态与变迁授权条件的关系，在此基础上可对同步时序电路描述和分析，并用实例证明了该方法的有效性。     

时序电路的单故障压缩

本文主要分析了时序电路中的自屏蔽(Self-Hiding)和时延再会聚(Delay-Reconver-gence)现象,以及由此而造成在时序电路中通常的故障支配关系不成立原因。另外还分析了时序电路中特有的优先扇出支(Prime-fanout)现象及其对故障压缩的影响,在此基础上成功地实现了对时序电路的单故障压缩。在文末给出了对标准BENCHMARK时序电路进行实验的结果。另外本算法还作为时序电路ATPG系统的预处理故障压缩部分,应用在我室国家八五项目FD-Ⅲ测试生成系统中。     

逆向逻辑综合与功能测试建模

本文在分析时序电路故障检测试法存在难题的基础上,提出一种功能测试建模的新方法。具体内容包括:时序电路功能测试建模的要求;利用逆向逻辑综合方法完成同步时序电路测试的建模;以及异步时序电路功能测试建模的特点。这对时序电路功能测试序列的自动生成有重要意义,因为有了这样的模型,时序电路的自动测试生成可归结为图论算法问题。     

基于Hopfield网络的时序电路测试方法探析

针对时序电路置初态难的问题,提出了利用假想思想把时序电路转化为组合电路的方法,并结合时序电路的特点来实现测试矢量。发现利用EDA工具软件仿真正常电路的波形。可很快得到稳定状态,选择不同的反馈线可得到各稳定状态的次组合电路。结果表明此方法可实现故障的测试矢量,是一种研究时序电路故障测试产生的有效方法。     

双阶跃JK触发器和多阶跃时序电路

本文首先分析双阶跃ＪＫ触发器完成的功能，推出它的特征方程，并设计其电路，然后用该触发器设计多阶跃时序电路。     

一种基于状态转换图的时序电路等价验证算法

提出一种基于状态转换图的时序电路等价验证算法。此算法通过验证两时序电路的状态转换图是否同构．得到两电路是否等价的信息。若两状态转换图同构，则两图中的状态可一一匹配为等价状态对，算法将状态转换图存储为待验证等价状态对的形式，若所有待验证等价状态对均为等价，则两时序电路等价，反之，则不等价。此算法对ISCAS89测试电路进行验证，与基于BDD方法的SIS系统和基于时间帧展开算法相比，均有较好的结果。     

时序电路可及状态的枚举和自动测试生成

复杂时序电路的测试生成被公认为VL-SI电路测试的难题之一。本文在分析已发表文献对此问题研究情况的基础上,提出一种实用的、可靠的测试生成方法。本方法的特点有二。一是以时序电路可及状态的分析为依据,建立同步、异步时序电路测试的统一数学模型,完全地、准确地反映电路的稳态功能。二是以图论算法为工具,从电路强连通状态转换图中找出最优测试向量序列。此法适用于数字系统层次或功能测试,有效地降低计算复杂性,加快测试生成速度,可望发展成为VLSI电路实用化测试生成方法的一条新途径。