10G以太网系统中的并行CRC编解码器的设计

为了解决10G以太网接入系统中大规模并行CRC编码器的设计问题,提出了矩阵法、代入法、流水线法等三种设计方法。以此为基础,给出了10G以太网接入系统中CRC编码器的实现方案。具体计算表明,在10G以太网接入系统中采用直接并行的CRC编码器是可行的。直接并行设计的CRC编码器已经通过了EDA模拟,并成功地应用于10G以太网接入系统中。     

基于FPGA的内置并行CRC校验的UART

基于串行异步收发器(UART)的通信中经常用到循环冗余校验(CRC),常见的CRC校验电路多为串行校验,校验所需时钟周期较多,基于查找表或输入矩阵转换的并行算法,需要存储余数表,占用大量的硬件资源.该文利用输入和校验多项式的逻辑关系,成功地将基于字节的并行CRC校验算法运用于UART控制器中,在Xilinx公司的可编程门阵列(FP GA)芯片上验证通过,可实现连续多个字节校验.校验一个bit需要1/8时钟周期,降低了校验所需时钟频率,提高了通信的效率,保证了通信的可靠性.     

基于FPGA的CRC并行算法研究与实现

循环冗余校验(CRC)算法广泛应用于通信领域以提高数据传输的可靠性.针对通信过程中常用的CRC校验,介绍了CRC的编码和解码原理,分析了CRC的经典算法的实现过程,并在此基础上提出了基于FPGA的CRC并行处理算法.采用VHDL语言对算法完成建模与实现,并以Altera公司开发的EDA工具QuartusII8.0作为编译、仿真平台进行了仿真验证.电路的综合结果表明,该方法具有更少的资源占用量和更高的工作效率.     

10G以太网接口并行CRC校验的一种简化算法

在10G以太网接口设计中,64位并行数据的CRC校验是其设计难点之一,常见的一些方法在对其进行CRC32校验时,会因为以太网帧不一定结束在64比特边界,导致进行校验处理时需要同时包含8,16,24,32,40,48,56,64位的校验单元。本文提出了一种只需64位的校验单元即可实现其CRC校验的方法。     

基于FPGA的CRC编解码算法研究

为抵抗复杂传输环境对通信数据造成的影响,对循环冗余校验码CRC这一通信系统中常用的差错控制技术展开研究,设计一套算法在软硬件层面深入挖掘CRC的潜力。在简介循环冗余校验基本原理的基础上,以国际标准CRC-16为研究对象,分析编码和解码过程,在Quartus II上开发平台,运用Verilog硬件描述语言实现CRC的编码与解码。采用Modelsim软件进行仿真验证,结果表明所设计算法的正确性。算法基于可编程硬件技术实现CRC编码与解码,具有运行速度快、容易迁移的优点。     

基于FPGA 技术的多通道CRC 校验系统

CRC编码由于其简单的编码规则的在网络及存储等诸多场合得到广泛应用,随着现代存储和传输技术的发展,软件编码校验已难以满足Gbit级高速传输的需要。基于FPGA技术设计了一个采用多通道高度并行技术实现的高速循环冗余校验（CRC）系统。系统采用五个2Gbps校验通道并行工作的方式来达到10Gbps的数据吞吐率,系统实现采用VerilogHDL硬件描述语言设计,在QuartusII8.0平台上进行综合与布线,并将该处理单元封装为独立的IP核,并以Altera公司的EP2C20F484C6芯片为下载目标进行实现验证。综合结果表明,本设计可满足高速数据完整性检查的速率要求。     

基于FPGA的以太网队列调度器设计与实现

针对DRR调度器无法满足实时业务对服务质量要求的问题,在DRR调度器的基础上改进并设计了IDRR调度器.新的调度模块中增加了时间发生模块来记录实时业务的排队时间.IDRR调度器根据实时业务的排队时间决定是否让这些业务插队,从而实现了对实时业务的优先调度.在现场可编程门阵列(FPGA)上实现了此调度模块的电路设计并利用I...     

基于10G以太网技术的分析与应用设计

介绍了以太网的发展过程，分别从物理层及实现方式、数据链路层及帧格式和MAC的工作速率等方面，详细探讨了IEEE802．3ae10G以太网的体系结构和关键技术，给出了10G以太网在LAN／MAN／WAN等应用上的典型方案设计。     

基于以太网的FPGA远程调试系统设计

基于FPGA主控制器的系统,由于其高度定制化的特点,程序版本一旦固定,后期维护调试极其困难。系统采用FPGA MicroBlaze软核处理器实现TCP/IP协议栈,通过以太网传输升级文件,实现FPGA模块的实时在线更新,完成远程调试所需的远程指令注入和数据远程上传。该系统通过以太网方式,能够脱离传统的调试方法,在设备现场人工不参与的情况下实现远程设备调试,减少了维护成本。采用该方法的系统具有可靠、配置速度快、无需重启等特点,也可用于云计算、实时仿真等其他方向。     

10G以太网的UTOPIA接口设计与实现

介绍了10G以太网的技术特点、协议层结构及帧格式,并概述了UTOPIA接口.为了实现10G以太网的物理层和数据链路层之间的连接,采用UTOPIA leve14协议并介绍了实现10G以太网UTOPIA接口的设计方案与实现,给出了功能模块图.为降低芯片功耗,采用并行设计方案.     

基于Matlab的并行循环冗余校验Verilog代码自动生成方法

在水声信号探测数据的传输过程中,现场可编程门阵列（FPGA）通过传统串行方法对长数据帧进行循环冗余校验（CRC）时无法达到速度要求,而更快速的并行校验方法存在因编程复杂带来的实际工程应用困难问题。为了满足传输对校验速度的需求,降低编程难度和缩短编程时间,设计了一种借助Matlab对任意长度数据帧自动编写并行CRC程序语句的方法。该计算方法基于矩阵法数学原理,借助Matlab完成所有数学推导计算过程,然后直接输出符合Verilog HDL语法规则的并行CRC校验程序语句。通过在Quartus Ⅱ 9.0中仿真,进一步在民用拖曳声呐阵列系统上进行数据传输实验,验证了Matlab自动编程方法的有效性：校验程序的自动编写输出能在几十秒内完成,同时生成的并行CRC校验程序能在满足数据传输速度要求的情况下正确地计算出系统中传输协议定义的长数据帧的校验码。     

基于FPGA的航空全双工以太网交换芯片

基于ARINC664规范第7部分,提出符合该规范的基于FPGA的AFDX交换机整体设计方案及其核心交换芯片中关键模块的Verilog HDL实现,并通过功能仿真、时序仿真、网络仿真等手段对交换芯片的功能进行验证。实验结果证明,该交换芯片可为航空器中的数据通信设备提供有保障的基于以太网数据帧的交换通道,具有较高的交换性能及稳定性。     

10G以太网光接口的FPGA实现

1概述 随着人们对通信信息的充裕性、及时性和便捷性的要求越来越高,能够随时随地、方便而及时地获取所需信息,变得越来越重要。2002年,IEEE通过了10Gb／s速率的以太网标准——IEEE802．3ae。10G以太网作为传统以太网技术的一次较大的升级,在原有的千兆以太技术的基础上将传输速率提高了10倍,以满足人们对移动...     

100G以太网中高位宽并行CRC的简化方法

在100G以太网媒体接入控制器(Media Access Control,MAC)的设计中,需要采用高位宽的并行数据来降低对时钟的要求。在使用并行循环冗余校验(Cyclical Redundancy Check,CRC)时会有一个问题,即需要计算CRC的数据域长度不一定是数据通道位宽的整数倍,导致最后一组数据无法使用数据通道的位宽对其进行CRC计算。为了解决这个问题,本文提出了在帧前填充0的处理方法。仿真和测试结果都验证了该方法的可行性。该处理方法也能应用到其他的通信系统中。     

基于千兆以太网的实时视频传输系统设计

本文首先简要介绍了一种基于千兆以太网技术构建的实时视频传输系统,并结合发送系统对信号源、传输带宽等进行描述.然后详细介绍了系统对于高速视频信号的缓冲机制.最后就MAC子层中数据帧的具体格式以及实现展开叙述,提出了一种改进型的高效率的传输帧格式并给出了系统仿真结果.     

线外串扰与10G以太网的发展

近3年来，线外串扰已成为局域网布线领域的讨论热点，人们对这一话题在2大阵营中的观点截然不同。本文意在梳理争论双方论点，并帮读者得出如何处理线外串扰和10G以太网问题的方法。[第一段]     

基于以太网帧的嵌入式数据传输方案及实现

针对传统嵌入式以太网系统存在的数据传输速率低,通用性、实时性和扩展性差等问题,提出一种基于以太网帧的数据传输系统设计方案。数据传输采用以太网帧格式,基于LibPCAP库网络数据捕获技术实现数据的采集,使用FPGA器件适应系统间接口的差异。介绍了系统设计方案,详细说明了MAC层的FPGA逻辑实现和基于LibPCAP库的以太网帧的数据采集技术,并讨论了系统的优化。通过在声纳模拟器的以太网数据传输系统中应用,表明了该方案的可行性。     

CRC编解码器及其FPGA实现

循环冗余校验(CRC)是一种广泛应用的差错控制的方法.本文在简要介绍CRC编码原理及其常用实现方法的基础上,提出了一种基于字节型递推(公式法)法的CRC编解码器算法,并给出了它的FPGA实现方案.目前,该算法已被应用于一种基于串行通信的多机系统中,系统的误码率得到了很好的控制.     

基于FPGA的高速CPI接口的设计与实现

为保证数据包在现场可编程门阵列器件之间可靠传输,提出一种有效带宽达12.8G Bits/s的高速整包数据传输接口(complete packet interface,CPI),采用out_of_band方式传输控制信息,使控制字传榆不占用报文内容的传输带宽,提高了该接口的带宽利用率.利用动态相位调整技术,并在相邻包间隔插入固定的校验序列,通过设定简单的判定规则,实时感知当前接口的通道状态并及时消除相位偏移,从而保证接收端可靠接收数据.