基于边界扫描技术的VLSI芯片测试系统的设计与实现

９０年代发展起来的边界扫描测试技术的推广应用引起测试设备和测试系统的重大变革，边界扫描测试技术正日益成为超大规模集成电路的主流测试技术，介绍一个基于边界扫描技术的ＶＬＳＩ芯片测试系统的设计思想、体系结构及硬件、软件的实现。     

边界扫描测试技术发展综述

随着大规模和超大规模集成电路的应用越来越广泛,迫切需要提出新的测试方法。边界扫描测试技术解决了数字电路,特别是超大规模集成电路的测试问题,受到了人们越来越多的关注。概述了边界扫描测试技术的基本原理,对边界扫描测试技术应用比较广泛的几个标准内容进行了对比和总结;在测试算法方面,阐述了当前国内外应用比较广泛的一些算法及其优缺点;在应用领域方面,分析了国内外取得的主要应用成果;最后,在总结当前研究现状的基础上,预测了未来在新标准的研究、远程测试技术、测试方法集成等5个方面的发展趋势,为国内同行业了解边界扫描技术的现状与未来发展提供借鉴。     

基于边界扫描技术的集成电路测试系统设计与实现

介绍了边界扫描的技术原理,及其在集成电路测试中的具体应用,并给出了一种基于边界扫描技术的板级集成电路测试系统的方案及实现。     

基于边界扫描技术的板级BIT设计及测试策略

随着超大规模集成电路(VLSI)、表面安装器件(SMD)、多层印制电路板(MPCB)等技术的发展，常规BIT设计面临挑战。为解决上述问题，本文提出了一种基于边界扫描技术的板级BIT的扫描器件置入法及其测试策略。该方法操作简单，经济实用，一旦广泛使用，无疑将会有很好的军事经济效益。     

VLSI电路可测性设计技术及其应用综述

综述了超大规模集成电路的几种主要的可测试性设计技术,如扫描路径法、内建自测试法和边界扫描法等,并分析比较了这几种设计技术各自的特点及其应用方法和策略.     

一种基于自动测试设备的可编程逻辑

本文讨论了具有边界扫描接口的可编程逻辑器件在线编程模型建立的途径,并以BC3192V50高速数模混合测试系统为平台,介绍了ALTERA公司的EPM7512在线编程以及测试过程。本文论述的在线模型建立方法适用于一切通过边界扫描链进行配置的大规模集成电路,为可配置集成电路的测试提供了前提条件。该方法经BC3192集成电路测试系统使用结果表明是有效的。     

边界扫描测试技术的原理及其应用

边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法，他提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案，极大地方便了系统电路的测试。自从1990年2月JTAG与TEEE标准化委员会合作提出了“标准测试访问通道与边界扫描结构”的IEEE1149．1—1990标准以后，边界扫描技术得到了迅速发展和应用。利用这种技术，不仅能测试集成电路芯片输入／输出管脚的状态，而且能够测试芯片内部工作情况以及直至引线级的断路和短路故障。对芯片管脚的测试可以提供100％的故障覆盖率，且能实现高精度的故障定位。同时，大大减少了产品的测试时间，缩短了产品的设计和开发周期。边界扫描技术克服了传统针床测试技术的缺点，而且测试费用也相对较低。这在可靠性要求高、排除故障要求时间短的场合非常适用。特别是在武器装备的系统内置测试和维护测试中具有很好的应用前景。本文介绍了边界扫描技术的含义、原理、结构，讨论了边界扫描技术的具体应用。     

支持边界扫描测试的电路设计

基于IEEE 1149.1标准制定的边界扫描技术能够对复杂电路进行测试,并诊断出硬件问题。首先介绍了边界扫描测试电路的基本结构,针对基于边界扫描的大规模集成电路的特点,论述了为提高电路板的可测试性而采用边界扫描技术进行设计时应注意的一些基本要点,另外,还给出了能够获得良好测试性设计效果的边界扫描电路的设计方案。     

基于FPGA的边界扫描测试系统设计

随着集成电路技术的快速发展,传统的PCB电路板测试所采用探针的方法已经不现实,边界扫描技术解决了这一传统的PCB板测试的难题。本文设计的边界扫描测试系统可以实现对JTAG的访问以及完成对被测电路板器件IDCODE等方面的测试。实验结果表明,该系统测试方便,简单。     

VXI边界扫描模块接口电路的设计

根据IEEE1149.X标准和VXI总线规范,采用EDA技术对VXI边界扫描模块的接口电路进行了研究和设计,通过仿真和实际测试验证了设计的正确性,很好地将VXI总线技术和边界扫描技术融合在一起,成功研制了一种符合IEEE1149.X标准的C尺寸VXI边界扫描模块。在VXI总线测试领域拓展了边界扫描测试功能,不增加测试系统的成本和复杂性,解决了VXI总线应用领域集成电路的测试问题。     

BST陶瓷膜制备方法及优化

采用微波加热技术和添加高分子分散剂,通过sol-gel法制备BST纳米粉体,再将纳米粉分散于BST溶胶中,通过分步甩胶工艺,制备BST陶瓷膜。XRD图谱显示,制备的BST陶瓷呈现典型的钙钛矿相结构;SEM照片显示,分步甩胶工艺制备的BST膜表面平滑,无裂纹。     

BST移相器的优化设计算法

近年来,人们在微波应用领域对BST移相器进行了很多研究。本文对BST铁电移相器电路进行了等效分析,就电路中重要部分-BST电容加载的方法进行研究,创新地提出了BST电容非周期性加载的设计思路。用M atlab编程实现并论证这种设计思路。使用这种优化方法设计出的非周期性加载移相器各项指标均优于周期性加载移相器,现已申请专利(专利号:200510028313.9)。     

溶胶–凝胶法制备BST薄膜的结晶特性研究

采用改进的溶胶–凝胶(sol-gel)工艺配制了(Ba0.65,Sr0.35)TiO3(BST)溶胶。利用旋转涂覆工艺将BST溶胶涂覆在SiO2/Si衬底上,在不同的热处理条件下制备出BST薄膜。XRD分析结果表明:制得的BST薄膜形成了单一钙钛矿结构;AFM测试结果表明,BST薄膜表面平整致密,无裂纹。表面均方根粗糙度为3~6nm,晶粒大小分布均匀,直径约为40~100nm。随着热处理温度的提高,BST薄膜的晶粒变大,表面粗糙度变大。     

Sol-Gel法制备BST铁电薄膜及其性能分析

用Sol-Gel法制备出表面致密,界面清晰的BST铁电薄膜。分析了BST薄膜的J-V特性,由于使用了不同的上下电极,导致J-V曲线的不对称,且在外延生长的Pt电极上制备的BST薄膜有较低的漏电流。分别在大气和干燥气氛下测量了BST薄膜的介电特性,分析结果表明:湿度对BST薄膜的介电特性有很大的影响,为了得到正确的介电特性,其测量必须在真空或干燥气氛下进行。     

sol-gel法制备BST薄膜及介电调谐性能

采用sol-gel法制备了Ba0.6Sr0.4TiO3薄膜。探讨了溶胶中醋酸和乙二醇用量对BST晶化温度和物相的影响,配制出了晶化温度低且无杂相的BST溶胶,对比了退火升温速率对BST薄膜形貌的影响。发现在低速率升温条件下生长的薄膜致密、均匀一致,无气孔、裂纹。测试了薄膜的介电调谐性能,在室温1 MHz下,BST薄膜的εr、tanδ和T分别为592,0.025和42%。     

钛酸锶钡-氧化锌复合陶瓷的结构与介电性能

分别采用熔盐法和固相反应法预制的Ba0.85Sr0.15TiO3(BST)粉体,制备了BST-ZnO复合陶瓷。对陶瓷的晶相组成、微观形貌特征及介电性能进行了研究。结果表明,BST-ZnO复合陶瓷微观结构及介电性能受BST粉体性质的影响显著。以熔盐法预制BST粉体时,陶瓷的ZnO晶粒显著长大,其εr可达104量级。而以固相反应法预制BST粉体时,陶瓷的ZnO晶粒较小。当r(BST:ZnO)=0.4时产生纤维状ZnO晶粒,并在16~20℃附近出现与BST材料相似的相变特征。     

Tunable barium strontium titanate thin film capacitors for RF andmicrowave applications

The measurement results for thin film barium strontium titanate (BST) based voltage tunable capacitors intended for RF applications are reported. At 9 V DC, BST capacitors fabricated using MOCVD (metalorganic chemical vapor deposition) method achieved 71% (3.4:1) tunability. The measured device quality factor (Q) for BST varactors is comparable with the device Q for commercially available varactor diodes of similar capacitance. The typical dielectric loss tangent was in the range 0.003-0.009 at VHF. Large signal measurement and modeling results for BST thin film capacitors are also presented     

快速退火对Pt/BST/Pt电容器结构和性能的影响

采用脉冲激光沉积(PLD)法在Pt/Ti/SiO2/Si(001)基片上制备了Ba0.6Sr0.4TiO3(BST)薄膜,对Pt/BST/Pt电容器在空气中进行400℃快速退火(RTA)处理,研究了快速退火对Pt/BST/Pt电容器的结构和性能的影响。结果表明:快速退火虽然对BST薄膜的结晶质量影响较小,但却极大改善了Pt/BST/Pt电容器的电学性能。当测试频率为100kHz、直流偏压为0V时,介电损耗从快速退火前的0.07减小到0.03,介电常数和调谐率略有增加。快速退火后负向漏电流过大现象得到了明显抑制,正负向漏电流趋于对称,在300×103V/cm电场强度下,漏电流密度为4.83×10–5A/cm2。     

Optimization of nanocomposite gate insulators for organic thin film transistors

Nanocomposite gate insulators consisting of (Ba, Sr)TiO₃ (barium strontium titanate; BST) nanoparticles and crosslinked poly(4-vinyl phenol) (PVP) polymers were fabricated. Well-dispersed nanocomposite films were prepared by optimizing the BST nanoparticle size sorting process (ultrasound crushing and centrifuge method). The size-sorted BST nanoparticles (∼30 nm in size) were homogeneously mixed in the PVP host polymer in various BST contents, from 0 to 70 wt%, to tune the dielectric constant (κ) of the resulting nanocomposite films. The composite films exhibit three-fold increase in the κ value from 3.9 to 11.3. The physical properties including leakage current and surface roughness of the composites were also measured as a function of the BST loading content and particle dispersion. The relationship between these properties and the electrical performance of the corresponding organic thin film transistor were explored.     

微波烧结制备钛酸锶钡红外探测器材料

以乙酸盐为原料,聚乙烯吡咯烷酮(PVP)为稳定剂,采用sol-gel法制备了Mn掺杂Ba0.6Sr0.4TiO3(BST)凝胶,分析了凝胶的热演化过程,分别用传统烧结和微波烧结技术制备BST纳米粉体。与传统烧结相比,900℃微波烧结0.5h即可合成纯钙钛矿相BST粉体,相同烧结温度下所需时间缩短3/4,有效控制晶粒长大,粉体粒径约60nm。采用该粉体制备的BST厚膜材料,εm>1000,tanδ<0.02,弥散指数降低,是制备大阵列非制冷红外焦平面阵列(UFPA)的优选材料。