基于Minix的进程间通信系统的设计与实现①

进程间通信作为操作系统中最重要的原语之一,提供了在多个隔离的进程之间相互通信交流的可能性．提出了一种适用于微内核操作系统的进程间通信系统,并在具体的Minix操作系统平台之上予以实现,解决了Minix系统中由于进程间通信模块的缺失而导致开发人员无法顺利移植其他平台的实用程序的问题。实验数据表明,该进程间通信系统具有高效的特点;同时由于该系统的设计原则。它保持着易扩展的特点。该系统的实现虽然是基于Minix平台,但该设计同样适用于其他微内核的系统,对其他操作系统具有借鉴意义。     

一种基于微内核操作系统进程间通信恢复方法

微内核架构为操作系统提供了良好的隔离性,高度模块化的架构设计使得微内核架构操作系统对进程间通信的依赖度极高,进程间通信恢复是系统恢复正常运行的关键。权能是微内核架构操作系统中进程对资源操作权限的描述,决定进程间能否进行通信。针对微内核操作系统在系统服务恢复过程中出现的进程间通信信道丢失问题,提出并实现了一种进程间通信恢复方法。在通信异常时保存权能信息,用于在系统关键服务恢复过程中重新建立客户程序与服务程序的进程间通信信道。实验结果表明所提出的方法是有效的,可以提高操作系统的可靠性。     

支持多核架构的微内核操作系统设计

针对多核架构开始在嵌入式领域普及的趋势,设计一个基于多核处理器架构的微内核操作系统,描述系统中内存管理、线程调度、锁和中断、线程间通信以及应用程序等各部分的设计方案。该设计充分利用多核架构和微内核操作系统的特点,不仅应用于与Intel公司合作的L4微内核操作系统研究项目,也为其他微内核操作系统设计提供了参考。     

一个教学用操作系统的设计与实现

本文首先指出了现有的教学用操作系统存在的不足,然后设计并实现了一个运行在虚拟机上的微内核结构的教学用操作系统,描述了系统中进程管理、进程间通信、基本内存管理、磁盘服务器以及文件服务器的设计和实现。本系统的实现将有利于学生从微观上观察操作系统的行为特征,并且帮助他们理论联系实际,具有较好的教学价值。     

Minix新增系统调用的设计与实现

在分析和研究Minix操作系统时，发现必须增加新的系统调用，本文首先介绍了增加系统调用的必要性，接着分析比较了在基于微内核设计的Minix操作系统上增加系统的调用的各种可能方案，在此基础上，详细描述了中继方案的设计与实现。本文最后给出了新增系统调用的应用。     

Minix操作系统性能的测评与改进

本文以Linux操作系统的性能为测试基准,应用微观测试和宏观测试方法对运行于奔腾处理器上的Minix操作系统性能进行了深入研究。研究表明,通过改进Minix操作系统中某些不合理的结构和实现技术,Minix的整体性能得到较大幅度提高。研究同时发现,对于核心函数实现简单的系统调用来讲,微内核结构的确定是影响其性能的主要因素。     

微内核架构多线程机制的形式化设计研究

微内核架构因其有效的模块隔离性而成为操作系统方面研究的热点,多线程机制是微内核架构需要解决的关键性能问题。有不少的工作对微内核架构多线程机制进行了研究,但存在频繁的系统地址空间切换和实现复杂度高的问题。采用形式化的方式对微内核架构多线程和安全机制进行描述和设计,提出一个微内核线程分层对象语义模型,用以 设计多线程机制的线程间通信、调度和互斥同步方案。在已实现和验证的微内核操作系统VTOS中对多线程功能和性能进行了测试,结果表明 VTOS有效地实现了多线程机制,并具有很好的系统性能。     

一种基于Minix的实时化方案的设计

通用操作系统实时化主要是针对Linux、Unix系统的实时化,是实时操作系统开发的一个重要途径,以微内核结构的Unix系统Minix为基础,对其进行了整体的实时架构,主要包括中断处理和进程调度机制的实时化设计,并对设计的合理性进行了测试.     

一种安全高效的Java操作系统IPC机制的设计与实现

安全高效的进程间通信机制是操作系统中实现进程间协同工作的关键.针对现有Java操作系统普遍使用的共享堆和Java远程过程调用(RMI)等进程间通信机制在安全性、高效性等方面的缺陷,面向Java操作系统的结构特点和进程间通信需求,设计和实现了一种新的安全、高效的进程间通信机制MSP.MSP机制通过区分小尺寸和大尺寸消息,...     

小型微内核操作系统内核模型设计与实现

微内核操作系统模型为操作系统教学提供了基本功能和应用需求,同时也是学习操作系统模型的基础。为实现微内核模型特设计了一个运行在VMWARE虚拟机上的微内核结构的小型操作系统模型,简单描述了键盘输入模块、屏幕显示模块、中断模块和TTY控制模块等的设计与实现。本系统模型的设计与实现将有利于从微观上观察操作系统的行为特征,更好地学习、理解和实践微内核机制。     

A Survey of Non-Volatile Main Memory Technologies: State-of-the-Arts,Practices, and Future Directions

Non-Volatile Main Memories(NVMMs)have recently emerged as a promising technology for future memory systems.Generally,NVMMs have many desirable properties such as high density,byte-addressability,non-volatility,low cost,and energy efficiency,at the expense of high write latency,high write power consumption,and limited write endurance.NVMMs have become a competitive alternative of Dynamic Random Access Memory(DRAM),and will fundamentally change the landscape of memory systems.They bring many research opportunities as well as challenges on system archi-tectural designs,memory management in operating systems(OSes),and programming models for hybrid memory systems.In this article,we first revisit the landscape of emerging NVMM technologies,and then survey the state-of-the-art studies of NVMM technologies.We classify those studies with a taxonomy according to different dimensions such as memory ar-chitectures,data persistence,performance improvement,energy saving,and wear leveling.Second,to demonstrate the best practices in building NVMM systems,we introduce our recent work of hybrid memory system designs from the dimensions of architectures,systems,and applications.At last,we present our vision of future research directions of NVMMs and shed some light on design challenges and opportunities.     

存储器在数字通信中的应用及发展趋势

论述了FIFO存储器在光电数／模转换装置中的应用,以及存储器发展趋势。存储器是用来存储程序和数据的部件,对于计算机来说,有了存储器,才有记忆功能,才能保证正常工作。双端口FIFO存储器,可以让两个系统的CPU同时访问,一个写,一个读,访问数据顺序是先进先出。使双机系统同时工作,提高了系统计算速度。存储器是CPU与CPU、CPU与其他设备沟通的桥梁。     

基于WINCE系统软件开发的内存研究

WINCE系统内存配置较小,嵌入式软件如果出现内存泄露问题,将会导致系统的可用内存不足,甚至出现系统崩溃。为此针对WINCE操作系统内存的管理和应用,通过引入一个在实时更新动态图的过程中出现内存泄露的案例,阐述了关于内存管理和内存应用的重要知识点,包括内存模型和内存分配方式,分析了在该案例中出现内存泄露的原因,提出了与案例中出现的内存泄露相似问题的解决方法,并针对一般情况下如何防止内存泄露作了简单介绍,最后详细阐述了案例中为了优化内存所做的工作,对编程者有很好的指导作用。     

一种适用嵌入式系统的自适应动态内存管理方案

实时性、可靠性、高效性的要求,使得许多嵌入式应用使用自己的内存管理方案。任何内存碎片的产生无疑都是对大块内存频繁分割造成的,适当减少对大块内存的分割,就会减少内存碎片的产生,但在减少分割内存块的同时又如何才能满足系统对内存的需求呢?文中在对当今最常用的两种内存分配算法分析的基础上提出一种新的适用于嵌入式系统的内存管理算法——自适应动态内存分配算法,重点就如何减少内存碎片,提高内存利用率,提出了新的构想与实现。望其成为嵌入式系统中内存管理算法的模板。     

抗电路板级物理攻击的操作系统防御技术研究

计算设备处理和存储日益增多的敏感信息,如口令和指纹信息等,对安全性提出更高要求.物理攻击技术的发展催生了一种通过攻击电路板级硬件组件来获取操作系统机密信息的攻击方法：电路板级物理攻击.该类攻击具有工具简单、成本低、易流程化等特点,极容易被攻击者利用形成黑色产业,是操作系统面临的新安全威胁和挑战.在处理器上扩展内存加密引擎可抵抗该类攻击,但是目前大部分计算设备并未配备该硬件安全机制.学术界和产业界提出软件方式抗电路板级物理攻击的操作系统防御技术,该类技术已成为近年来的研究热点.深入分析了该类技术的研究进展,总结其技术优势和不足,并探讨其发展趋势.首先,介绍了电路板级物理攻击的定义、威胁模型、现实攻击实例.之后,介绍软件方式抗电路板级物理攻击的操作系统防御技术所依赖的一些基础技术.然后,对该类防御技术的研究进展按照保护范围进行分类总结和归纳.最后,分析了该类防御技术的优势与不足,给出工程实现建议,并探讨该类防御技术未来的研究趋势.     

内存体系划分技术的研究与发展

在多核计算机时代,多道程序在整个共享内存体系上的“访存干扰”是制约系统总体性能和服务质量的重要因素.即使当前内存资源已相对丰富,但如何优化内存体系的性能、降低访存干扰并高效地管理内存资源,仍是计算机体系结构领域的研究热点.为深入研究该问题,详述将“页着色(pagecoloring)”内存划分技术应用于整个内存体系(包括Cache、内存通道以及内存DRAM Bank),进而消除了并行多道程序在共享内存体系上的访存干扰的一系列先进方法.从DRAM Bank、Channel与Cache以及非易失性内存(non-volatile memory, NVM)等内存体系中介质为切入点,层次分明地展开论述:首先,详述将页着色应用于多道程序在DRAM Bank与通道的划分,消除多道程序间的访存冲突;随后是将页着色应用于在内存体系中Cache和DRAM的“垂直”协同划分,可同时消除多级内存介质上的访存干扰;最后是将页着色应用于包含NVM的混合内存体系,以提高程序运行效率和系统整体效能.实验结果表明,所提内存划分方法提高了系统整体性能(平均5%-15%)、服务质量(QoS),并有效地降低了系统能耗.通过梳理...     

嵌入式实时系统内存管理策略

嵌入式系统内存配置较小，不能采用一般桌面系统的内存管理方式，选取合适的内存管理策略在嵌入式系统设计中起着重要的作用。介绍了嵌入式系统设计中内存管理的范围、对内存分配的要求以及可能出现的问题，对内存分配的方式进行了详细的阐述，给出了内存碎片、内存丢失、执行时间不固定等问题的解决方法。     

按模式记忆理论的记忆结构刻画

给出了一个按模式记忆铁记忆模型,详细讨论了它的基本构成单元－智能记忆单元ＩＭＥ的结构和操作,由ＩＭＥ构成的记忆结构是一个开放性的存储结构,可以实现记忆的层次性、语义性、时效性和灰度性,并提供在此记忆结构进行联想记忆的必要信息。     

Performance of One''s Complement Caches

On-chip caches to reduce average memory access latency are commonplace in today's commercial microprocessors. These on-chip caches generally have low associativity and small cache sizes. Cache line conflicts are the main source of cache misses, which are critical for overall system performance. This paper introduces an innovative design for on-chip data caches of microprocessors, called one's complement cache. While binary complement numbers have been successfully used in designing arithmetic units, to the best of our knowledge, no one has ever considered using such complement numbers in cache memory designs. This paper will show that such complement numbers help greatly in reducing cache misses in a data cache, thereby improving data cache performance. By parallel computation of cache addresses and memory addresses, the new design does not increase the critical hit time of cache accesses. Cache misses caused by line interference are reduced by evenly distributing data items referenced by program loops across all sets in a cache. Even distribution of data in the cache is achieved by making the number of sets in the cache a prime or an odd number, so that the chance of related data being mapped to a same set is small. Trace-driven simulations are used to evaluate the performance of the new design. Performance results on benchmarks show that the new design improves cache performance significantly with negligible additional hardware cost.     

针对嵌入式多媒体系统的外存页面重映射

介绍一种基于硬件的、可编程的外存页面重映射机制,它可以明显地改善性能,并且由于减少了外存总线的访问而降低了功耗。另外还提出了一种把应用数据与指令存储器映射到外存页面的高效算法,使用图着色技术来支配页面映射程序,目标是通过把冲突页面重映射到不同的存储体来避免页面缺失。