CMOS运算放大器和电压比较器

ＣＭＯＳ运算放大器和电压比较器曾庆贵根据被处理信号的性质，集成电路有数字集成电路和模拟集成电路之分。数字集成电路又称逻辑电路，是指能够对数字信号进行算术或逻辑运算的电路，如门电路、触发器、计数器和寄存器等；而模拟集成电路是对模拟信号（即连续变化的信号...     

高增益0.6μm CMOS运算放大器

本文介绍了采用CSMC 0.6μm CMOS工艺设计的两级放大结构的高增益运算放大器电路。用Hspice软件对电路进行了仿真,绘制了版图并给出了测试方案。仿真结果表明,在-40℃~120℃的温度范围内,电路能够将输入信号放大5000倍以上。电路采用+5V或者3.3V单电源供电,芯片面积为1070μm×640μm。测试结果表明,该运算放大器工作电流小于2mA,增益72dB。     

高性能运算放大器的设计

本文讨论了当前各种运放的电路结构,设计一种基于telescopic结构的增益推进式运算放大电路,该电路具有高的开环增益和带宽.电路基于umc0.18um CMOS工艺模型,采用Hspice工具对该设计进行仿真验证.     

一种轨至轨CMOS运算放大器的设计

采用华虹NEC0．35μml P2M工艺，设计了一种利用比例电流镜控制的恒跨导R2R输入级及AB类控制输出级的运放结构。仿真结果表明，在2．5V共模输入电压，10pF负载电容和1M负载电阻并联时取得了56dB开环电压增益，60°相位裕度和2．4MHz的单位增益带宽。     

一个对温度不敏感的高增益运算放大器设计

功率放大器是大功率器件,其自身会消耗大部分的功耗,并导致功率放大器芯片的温度在一个很大的范围内变化,因此功率放大器的控制电路需要对环境温度的变化不敏感。针对这一要求,设计出一个对温度不敏感的全差分CMOS运算放大器,该运算放大器采用TSMC 0.18μm工艺,选用折叠式共源共栅、宽摆幅偏置电路结构。在负载电容为10 pF条件下,最大直流增益达到115 dBm,相位裕度为70°;在整个温度范围内（-40~＋125℃）运算放大器的增益变化仅为1 dBm,相位裕度仅变化5°,满足设计要求。     

CMOS运算放大器失调电压消除设计

基于直流对称偏置技术、版图的对称布局布线和先进的CMOS工艺技术。文中设计了一种低失调电压的高性能运算放大器。测试结果表明,在负载电容100 pF和电阻10 kΩ的情况下,最大失调电压＜2 mV;开环增益为98 dB;单位增益带宽达到10.4 MHz;相位裕度为55°;电源抑制比为-87 dB。该电路可广泛用于高性能数模混合电路、高性能模拟、计算、控制等系统中。     

一种高性能CMOS运算放大器的设计

采用Chartered0.35μm工艺,设计了一种开环增益为84dB,-3dB带宽达12kHz,转换速率为400V/μs,相位裕度为60°的高性能运算放大器。其中,通过两级放大器级联的套筒式运放结构的设计,解决了高增益和大输出摆幅的需要;同时,采用带隙电流源作偏置电路,保证了运算放大器的设计精度。     

一种CMOS电流型运算放大器

本文描述一种全差动输入、差动输出的电流型运算放大器（ＣＯＡ）。该放大器采用三个第二代电流转换器（ＣＣＩＩ）作为基本单元部件。在全对称电流型反馈放大器中能提供恒定的增益－带宽乘积或者在互阻抗反馈放大器中提供恒定带宽。该放大器的增益－带宽乘积为３ＭＨｚ，失调电流为０．８μＡ（信号范围±７００μＡ），理论上转换速率极大。此放大器采用２．４μｍ标准ＣＭＯＳ工艺实现。     

共源共栅CMOS运算放大器的分析与设计

本文描述了一个共源共栅差分输入级、电流镜偏置输出级结构的两级CMOS运放,它对常规运放的电源电压抑制比、增益、输出驱动能力、噪声、失调等有显著的改善。文中对运放的工作原理及设计技术等进行了详细的叙述,并采用标准CMOS工艺进行了投片试制和采用SPICE进行了电路模拟。结果令人满意,达到了设计指标,证明了设计理论的正确性。该运放已成功地应用于开关电容滤波器芯片的制造。     

一种低电压全摆幅CMOS运算放大器

提出了一种工作于 3 V电压、输入输出均为全摆幅的两级 CMOS运算放大器。为使放大器有较小的静态功耗 ,运算放大器的输入级被偏置在弱反型区 ;输出级采用甲乙类共源输出级 ,以达到输出电压的全摆幅。模拟结果显示 ,在 1 0 kΩ负载下 ,运算放大器的直流开环增益为 81 d B,共模抑制比 91 d B;在 3 p F电容负载下 ,其单位增益带宽为 1 .8MHz,相位裕度 5 9°     

一种3 V CMOS恒跨导运算放大器的设计

提出了一种适合在3V电源电压下工作的CMOS运算放大器，其动态工作范围为0-3V，在整个工作范围内，运算放大器的跨导基本保持不变，给出了BSIM3V3模型下的Hspice模拟结果。     

恒跨导轨对轨CMOS运算放大器的设计

为了提高运算放大器对电源电压的利用率,基于GSMC 0.18 μm CMOS工艺模型,设计了一种高增益恒跨导轨对轨CMOS运算放大器。该运算放大器的输入级采用了互补差分对,并通过3倍电流镜法保证输入级总跨导在整个共模输入范围内恒定;为了获得较大的增益和输出摆幅,中间级采用了折叠式共源共栅结构;输出级采用了AB类输出控制电路,使输出摆幅基本实现了轨对轨。在3.3 V供电电压以及1.6 V输入电压下,该放大器的直流增益为126 dB,单位增益带宽为50 MHz,相位裕度为65°。电路结构简单,易于调试,可大大缩减设计周期和成本。     

低压低耗宽带CMOS电流反馈运放仿真设计

设计了一种低压、宽带CMOS电流反馈运算放大器(CFOA),它可以实现轨到轨的输入/输出,同时具有较大的电流驱动能力。采用0.25μm CMOS工艺参数,对所设计的CFOA进行了PSPICE仿真,结果表明,该CFOA可工作在±0.75V的电源电压、304μA的总待机电流下,电路的通频带宽度为120MHz,输出驱动电流为±1mA,因而可用于低压、较大驱动电流的应用场合。     

低压高驱动能力的CMOS电流反馈运算放大器

基于0.18μm CMOS工艺,设计了一种具有低电压高驱动能力的电流反馈运算放大器。电路工作在1.8 V电源电压下,Spectre仿真的功耗为316μW,转换速率为112 V/μs,电流驱动能力达±1.5 mA。输入采用轨对轨结构,以提高输入电压摆幅;输出采用互补输出结构,使输出工作在甲乙类状态,以降低电路功耗。     

一种采用增益增强方法的CMOS全差分运算放大器

设计了一种全差分、增益增强CMOS运算放大器。该放大器由三个折叠式共源共栅运算放大器组成，可用于12位40MHz采样频率的流水线A／D转换器。详细分析了折叠式共源共栅运算放大器中由增加增益增强电路产生的零极点对。该放大器在0.35μm CMOS工艺中开环增益为112dB，单位增益带宽为494MHz。     

1.5V低功耗Rail-to-Rail CMOS运算放大器

基于2μm标准P阱CMOS工艺,实现了一种1.5V低功耗Rrail-to-Rail CMOS运算放大器.本运算放大器采用两对跨导器作rail-to-rail输入级,并运用电流折叠电路技术,将最低电源电压降到VT+3VDS.sat.运放同时采用一种适合于低电压要求的对称AB类推挽电路作rail-to-rail输出级,获得了高驱动能力和低谐波失真.芯片测试结果表明,在100pF负载电容和1K负载电阻并联条件下,运放的静态功耗只有270μW,开环电压增益,单位增益带宽和相位裕度分别达到了70dB,2.2MHz和60.     

低压CMOS满幅度恒定增益运算放大器设计

运用负反馈控制输入共模电平,实现了电源电压仅为0.9 V的满幅度运算放大器。采用TSMC 0.35μm CMOS工艺参数HSPICE模拟结果显示,在满幅度共模电平下,运放的平均直流电压增益为66.4 dB(10 pF电容负载),增益波动仅为0.01%,平均单位增益带宽为1.88 MHz,平均相位裕度52°,平均静态功耗仅为135μW。