通信与设备

欧克蓝:主打无线射频类芯片深圳市欧克蓝科技有限公司是一家自主设计研发无线射频类芯片的专业公司,是国家高新技术企业、双软企业。公司已开发了2.4GHz芯片、2.4GHzSoC芯片、蓝牙耳机芯片、蓝牙HID芯片等系列化产品。此次展出的OKL 3810是工作在无线2.4GHz频段的SoC芯片,可以通过无线收发数据进行各种控制,可提供64频道跳频,集成了增强型8051单片机功能,提供各种不同程序范例供客户自主开发不同应用。另外还将展出蓝牙耳机芯片、蓝牙HID芯片。     

ADSP-21262基于AT25HP512的SPI加载

利用FLASH存储芯片通过SPI接口加载DSP可以有效地降低系统开发成本,但DSP厂商提供的FLASH烧写程序所面向的芯片并不是很多,用户需要针对特殊加载芯片自行开发烧写程序。深入分析了AT25HP512的控制命令和时序结构,提出了修正引导文件的方法,解决了ADSP 21262正确将引导核文件写入AT25HP512的问题,实现了AT25HP512对ADSP 21262的SPI加载,对开发ADSP 21262系统有一定参考意义。     

基于SoC+FPGA平台快速动态加载驱动开发及实现

以TI公司的OMAP-L138型号双核处理器单片系统（SoC）与ALTERA公司 EP3C80F484型号FPGA为核心的嵌入式硬件平台,介绍了SoC与FPGA通过高速SPI接口实现固件动态加载的方法,以及基于Linux的SoC对FPGA快速动态加载驱动程序开发的原理及步骤。实际测试基于高速SPI接口的FPGA固件动态加载功能快速稳定,对同类型嵌入式平台的FPGA固件动态加载驱动开发具有借鉴意义。     

业界动态

中国首枚无线局域网SoC芯片顺利通过测试由六合万通微电子技术有限公司独立开发的中国首枚无线局域网(WLAN)SoC芯片——“万通2号”,已经通过安捷伦93000系统单芯片(SoC) 测试。据六合万通微电子技术总监吴南健博士介绍, “万通2号”目前还不完全支持国家标准,但符合目前得到广泛应用的IEEE802.11b国际标准。据悉,六合万通正在研发中的“万通3号”,有望符合国家标准,届时仍需要通过安捷伦的各项测试。     

基于JTAG的SoC软硬件协同验证平台设计

基于JTAG接口,提出了一种以FPGA为基础的SoC软硬件协同验证平台.在验证平台的硬件基础上,开发了调试验证软件,能够完成SRAM的读写、CF卡的读写、串口的收发、程序的下载、及程序复位等功能.利用验证平台的软硬件完成了SoC的IP模块的调试验证及操作系统μClinux的调试验证.实践表明,该验证平台有益于SoC的设计和调试,降低SoC应用系统的开发成本.     

基于Linux系统的FPGA芯片在线加载的设计和实现

分析了一款FPGA芯片程序加载的原理和过程,介绍了一种在Linux操作系统下, CPU模拟JTAG接口时序在线加载Lattice系列器件的设计和实现。通过设计和实现在Linux系统下的设备驱动层,向上层加载应用程序提供调用接口,完成FPGA芯片程序的在线自动加载过程。通过实践表明,该系统具有稳定性高、操作便捷、易用性强以及可移植性强等优点,具有一定的参考意义。     

一种新型SoC启动方案的设计与实现

传统片上系统（System on Chip,SoC）启动方案中通常采用ROM（Read-Only Memory）或Flash等非易失性存储器来存储程序并引导内核启动,但是ROM在制造之后不能更改数据内容;Flash等可擦写存储器则需要专用的擦写接口,且制造费用高昂。针对以上问题,设计了SoC启动控制器和引导加载程序,通过读取片外Micro SD（Secure Digital）卡中存储的程序,提出了一种直接从片内SRAM（Static Random Access Memory）中启动SoC的新型方案,从速度、面积和成本等方面折中考虑,给出了设计过程并进行验证分析。结果表明,所设计的SoC启动控制器完成数据加载并直接从SRAM引导SoC启动。该方案采用SMIC 0.13 μm CMOS 1P6M工艺流片验证测试,在800 ms内将64 kB数据加载到片上SRAM并成功引导SoC启动,系统工作频率32 MHz,SoC面积为2 mm2,其中启动控制器面积仅为0.3 mm2。相比于传统片内ROM/Flash启动方式和片外Flash加载方式,所提方案无需使用片内ROM或Flash IP核,面积减少了20%,IO管脚减少了6个,为SoC提供了一种新型的低成本启动方案。     

实现TMS320C6X1X HPI启动模式

TMS320C6X1X系列的DSPs提供了几种不同的启动模式,对于上位机+DSP方式的系统,上位机可以通过HPI接口加载并启动DSP。给出了一种通过HPI接口直接加载DSP可执行文件方法,此方法不需要利用转换工具和自编程序工具对COFF格式的可执行文件进行转换、不需要根据不同的DSP应用程序编写不同的命令文件以及加载程序,直接加载COFF格式的文件。经过实际测试,此种方法简单有效、通用性强、可以节省大量开发时间,具有很好的实用价值。     

基于SoC设计的软硬件协同验证技术研究

软硬件协同验证是SoC设计的核心技术。其主要目的是验证系统级芯片软硬件接口的功能和时序,验证系统级芯片软硬件设计的正确性,以及在芯片流片回来前开发应用软件。本文介绍了基于SoC设计的软硬件协同验证方法学原理及其验证流程。然后分析了SoC开发中采用的3种软硬件协同验证方案,ISS方案、CVE方案、FPGA／EMULATOR方案,对其验证速度、时间精度、调试性能、准备工作、价格成本、适用范围等各方面性能做出比较并提出应用建议。     

一种数模混合32 bit SoC功能验证平台的设计

针对SoC的功能验证需求,提出了一种基于32 bit CPU核的SoC功能验证平台.该平台集成了SoC功能验证流程,包括IP模块验证、软硬件协同验证、模数混合验证、验证程序开发、验证程序调试、验证数据生成、验证Testbench、验证配置环境、结果比较和分析及基于FPGA的硬件验证平台等.该验证平台已经成功应用于某混合信号SoC的设计.该芯片在0.18 μm CMOS工艺上进行了实现,工作频率为80 MHz、功耗为450 mW.该验证平台原理清晰,提高了功能验证的效率和自动程度,并对其它混合SoC设计具有一定的参考作用.