组合逻辑电路自动合成算法的硬件实现

根据FPGA的并行工作方式以及高速、高集成度的特点,采用Handel-C语言对改进型基因表达式克隆选择算法(IGE-CSA)进行编程.在基于FPGA的硬件平台上,实现了组合逻辑电路的自动合成.实验结果表明,采用基于FPGA硬件平台自动合成组合逻辑电路的方法,能获得更好更新颖的组合逻辑电路,同时减轻了设计者的负担,降低了组合逻辑电路的设计成本,为组合逻辑电路的自动合成方法得到实际应用提供了可能.     

基于组合逻辑电路实现方法的探究

为缩短理论与实践的距离,提高灵活应用数字元器件的能力,提出了组合逻辑电路设计的第五步.组合逻辑电路设计通常有四步,设计完成画出符合功能要求的逻辑图,一般是把其转换成TrL与非门形式的逻辑图.第五步研究用多少个、何种逻辑门、译码器、数据选择器,怎样实现组合逻辑电路.实践证明,只要把逻辑电路与选择实现功能器件相互对应输入输...     

手把手教你学CPLD／FPGA设计（十一）上

组合逻辑电路的设计实验 数字逻辑电路系统按功能的不同,可以分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路在任意时刻产生的输出只取决于该时刻的输入,而与电路过去的输入无关。常见的组合逻辑电路有数据选择器、编码器、译码器、加法器等。     

第八讲用Verilog-HDL做CPLD设计一时序逻辑电路的实现

在第七讲中,已经介绍了组合逻辑电路的实现.组合逻辑电路的特点是:在任意时刻,电路产生的稳定输出仅与当前时刻的输入有关.时序逻辑电路则与它不同,其特点是:在任意时刻电路产生的稳定输出不仅与当前时刻的输入有关,而且还与电路过去的输入有关.本讲中将介绍时序逻辑电路的实现.     

组合逻辑电路设计的一种方法

在ASIC设计和PLD设计中组合逻辑电路设计的最简化是很重要的,在设计时常要求用最少的逻辑门或导线实现。在ASIC设计和PLD设计中需要处理大量的约束项,值为1或0的项却是有限的,提出组合逻辑电路设计的一种新方法。该方法不考虑这些约束项,只考虑那些值为1或0的项,因而可以简化设计步骤。该方法特别适合于有大量约束项的组合逻辑电路设计。例举2个组合逻辑电路实例,说明按照这个改进的方法可以大大减少组合逻辑电路设计步骤。     

巧用卡诺图设计多输出组合逻辑电路

本文通过实例说明逻辑卡诺图在设计多输出组合逻辑电路中的作用.旨在介绍逻辑卡诺图之间的相互关系,以提高广大读者用逻辑卡诺图化简逻辑函数的能力以及设计多输出组合逻辑电路的能力.     

关于组合逻辑电路中竞争-冒险的研究

在组合逻辑电路中,当输入信号改变状态时,输出端可能出现由于竞争-冒险而产生的干扰脉冲信号,如果负载是对干扰脉冲信号十分敏感的电路,有可能引起电路的误动作,因此应该采取措施消除竞争-冒险.从理论上分析了组合逻辑电路竞争-冒险的产生,及其判断和消除的方法,同时运用EDA软件Protel 99 SE对组合逻辑电路中竞争-冒险的现象以及对提出的几种消除竞争-冒险的方法进行了仿真,结果与理论分析是一致的,达到了预期的效果.     

触发器的组合式原理分析法

触发器,是数字电子电路中的一个重要逻辑部件,也是数字电子技术课程中的一个基本内容.熟悉它的逻辑电路原理,掌握它的逻辑功能和特点,对于分析和设计时序逻辑电路是很重要的。触发器的逻辑电路是由两个或多个逻辑门所组成.现行的数字电子技术教材中,对触发器的分析通常是仿照组合逻辑电路的分析方法逐个对逻辑门进行分析.这对于诸如主从触发器等比较复杂的触发器来说,分析起来比较麻烦.这种传统的分析方法,不仅教师讲     

数字集成电路讲座(2)

<正> 第二讲 门电路 门电路是构成组合逻辑电路的基本逻辑部件,也是时序逻辑电路的重要组成部分。 所谓“组合逻辑电路”是指在这种电路中,任意时刻的输出信号仅取决于该时刻的输入信号,而与信号作用前电路原来所处的状态无关。因此,象各种门电路以及以后将要介绍的编码器、译码器、比较器等都属于组合逻辑电路。 所谓“时序逻辑电路”是指在这种电路中,任一时刻的输出信号不仅取决于当时的输入信号,而且还取决于电路原来的状态,或者说,还与以前的输入有关。这一点,正是时序逻辑电路和组合逻辑电路在逻辑功能上的根本区别。以后我们将要介绍的触发器、计数器、寄存器等,均属于时序逻辑电路。由     

利用条件输出增多EPROM的数据线

利用条件输出增多EPROM的数据线的基本方法和原理，介绍了用组合逻辑电路和时序逻辑电路实现条件输出的实例。     

可逆逻辑表达式的识别和图示方法

可逆逻辑电路是仅包含可逆运算的新型电路,还可根除源于信息损失的能耗和发热,是研究与实现超低功耗集成电路、量子计算机及信息安全等的关键基础。文中针对可逆逻辑电路研究的需要,研究了通过识别可逆逻辑表达式提取可逆逻辑电路结构信息,并加以图形化显示的有效方法和可行算法,以便更形象、直观地表达可逆逻辑电路综合、优化的结果,进而为分析、理解和优化可逆逻辑电路提供方便。     

新型铁电不挥发性逻辑电路的分析和实现

提出了一种利用与CMOS工艺相容的铁电薄膜来实现使一般逻辑电路成为非挥发性的新技术.通过电路模拟及对锁存器和触发器实验电路进行测试,表明逻辑集成电路的铁电锁存新技术是切实可行的.     

CPLD实现雷达自动增益控制的优化

复杂的可编程逻辑器件可以完成较大规模的组合逻辑电路设计，提高系统的集成化。本文介绍了复杂可编程逻辑器件和电路设计的一般流程，以及数字自动增益控制电路的组成和采用CPLD设计的实现。     

基于可编程计数器的时序逻辑电路设计

介绍了基于MSI可编程计数器74LS161的时序逻辑电路设计技术,目的是探索MSI可编程计数器实现一般时序逻辑电路的扩展应用方法,即以计数器Q3,Q2,Q1,Q0端的代码组合表示时序逻辑电路的各个状态,由输入变量控制计数器的EP,ET及LD端,综合利用计数、置数、保持功能,使计数器的状态变化满足所要求的时序,用计数功能实现＂次态=现态＋1＂的二进制时序关系,用置数功能实现＂次态=预置数＂的非二进制时序关系,用保持功能实现＂次态=现态＂的自循环时序关系。所述方法的创新点是提出了MSI可编程计数器改变应用方向的逻辑修改方法。     

对称三进制逻辑CMOS电路的试制

根据有关对称三进制逻辑的资料,结合CMOS电路生产工艺特点,设计并试制了对称三值逻辑CMOS系列电路。其中包括倒相器与非门、或非门、变形反相器和T门共五种基本电路。本文叙述了设计方案,生产工艺及结果讨论。     

基于新型量子逻辑门库的最优NCV三量子电路快速综合算法

许多量子电路综合算法由于指数级时间与空间复杂度,只能用可逆逻辑门综合3量子逻辑电路,仅有少数算法实现用量子非门,控制非门,控制V门与控制V⁺门(NCV)综合3量子逻辑电路,主要方法是将电路综合问题简化为四值逻辑综合问题.本文提出用NCV门构造新型量子逻辑门库,该库与NCV门库在综合最优3量子逻辑电路上等价,因此又可将四值逻辑综合问题进一步简化为更易求解的二值逻辑综合问题,使用基于完备Hash函数的3量子电路快速综合算法,快速生成全部最优的3量子逻辑电路,以最小代价综合电路的平均速度是目前最好结果Maslov 2007的近127倍.     

Design of a DTCTGAL circuit and its application

By research on the switch-signal theory for multiple-valued logic circuits, the theory of three essential elements and the principle of adiabatic circuits, a design scheme for a double power clock ternary clocked transmission gate adiabatic logic (DTCTGAL) circuit is presented. The energy injection and recovery can be conducted by the bootstrapped NMOSFET, which makes the circuit maintain the characteristics of energy recovery as well as multiple-valued input and output. An XOR/XNOR circuit based on DTCTGAL is also presented using this design scheme. Finally, using the parameters of a TSMC 0.25 μm CMOS device, PSPICE simulation results indicate that the proposed circuits have correct logic and significant low power characteristics.     

基于二分法量子可逆逻辑电路综合

 为了能以较小的代价自动高效地构造量子可逆逻辑电路,提出了一种新颖的量子可逆逻辑电路综合方法.该方法通过线拓扑变换和对换演算,利用递归思想,将n量子电路综合问题转换成单量子电路综合问题,从而完成电路综合,经过局部优化生成最终电路.该算法综合出全部的3变量可逆函数,未优化时平均需6.41个EGT门,优化后平均只需5.22个EGT门;理论分析表明,综合n量子电路最多只需要n2^n－1个EGT门.与同类算法相比,综合电路所用可逆门的数量大幅减少.同时该算法还避免了时空复杂度太大的问题,便于经典计算机实现.     

Pspice resonant tunneling diode models and application circuits

Using the analogue behavioural modelling capabilities of Pspice, the current–voltage characteristics and the large-signal equivalent circuit of a resonant tunneling diode are exploited to create a Pspice compatible model for the diode. The model is used, with very few other components, in the simulation of a number of circuit applications, including a sinusoidal wave generator, a frequency multiplier and three state logic circuits. The simulated circuit details, the related waveforms and three-state logic operations are described. The circuits are characterized mainly by their reduced complexity and ease of analysis.     

基于连续逻辑的十值十进制算术运算电路的设计

本文提出了用ＤＹＬ系列器件构成的直接用十进制进行运算的十值电路。ＤＹＬ器件是一种线性元件,它可以工作于０－３Ｖ范围内的任意信号电压,对信号的分辨率极高,为实现高信息密度的十值电路提供了方便条件。本文提出的电路其工作原理是基于一种我们称之为“赋值－选通”的方法,将可能的输出值全部赋予电路,根据输入信息,通过选通电路直接将计算结果输出,这种赋值－选通法对多值电路的设计有普遍意义。