DVI核心技术剖析与逻辑实现

数字视频接口规范为独立显示的视频数据提供了一个高速数字链接,其核心技术是传输最小化差分信号(TMDS)。文章分析了TMDS的架构和设计原理,详细阐述了TMDS软核的设计方法,采用自顶向下(Top-Down)的设计方法和流程图模式,设计出具有自主知识产权的、可灵活移植的TMDS接收器和发送器(IP软核),并通过FPGA实现验证。该IP软核不仅可以应用于专用的高分辨率雷达显示,也可以用于一般用途的手持设备。     

40Gb/s交换IP软核验证和测试

研究40Gb／s交换IP软核的验证和测试方法。通过建立SDH芯片验证平台和SDH芯片测试平台,实现IP软核的功能仿真、时序仿真和芯片性能测试。使得IP软核质量优良、性能稳定，适应性强，达到了交换IP软核的设计要求。形成了具有自主知识产权的40Gb／s交换IP软核。     

基于FSL总线及MicroBlaze系统的IDCT变换的实例

MicroBlaze是基于Xilinx公司新一代FPGA器件的软处理核。其FSL总线是FIFO单向链路,可以实现用户自定义IP核与MicroBlaze内部通用寄存器的高速直连。本文对MicroBlaze的几种主要总线接口进行比较,详细分析,介绍FSL总线的结构、特点、工作原理和配置方法。通过一个IDCT的应用实例,具体描述在FPGA片上系统设计中利用FSL高速总线整合用户自定义IP核,实现软处理器系统硬件加速的方法及步骤。     

基于NiosⅡ软核的DES加密系统设计

DES算法在信息安全领域扮演着重要的角色,采用软件实现DES算法速度慢,不能满足一些高速应用领域的要求,所以采用硬件实现的方法,在FPGA上实现DES算法,速度非常快。另一个创新之处在于采用Nios Ⅱ软核作为整个加密系统的控制器,通过Nios Ⅱ软核控制串口收发数据以及DES模块的加密过程,Nios Ⅱ软核的最大特点是用户可以灵活定制,这就使得整个系统的扩展性和灵活性非常好,具有很好的应用前景。     

基于Nios软核的音频效果器

描述了一种基于Nios软核的音频效果器。该音频效果器利用FPGA强大的逻辑控制性结合Nios软核的灵活功能，不仅可以方便实现功能修改、添加，而且也大大降低了成本。     

基于Nios Ⅱ的嵌入式Web服务器

21世纪计算机网络已经成为人们广泛使用的工具。通过计算机网络，人们可以进行网络控制、信息交换等。本文介绍一种基于Nios Ⅱ处理器的嵌入式Web服务器的设计方法。系统在Cyclone系列1C20F400C7芯片上，采用软核处理器Nios Ⅱ来配置核心处理器。Nios Ⅱ核是用户可随时配置和构建的32位指令集和数据通道的嵌入式系统微处理器IP核，网络协议采用LWIP，这是一种专门针对嵌入式系统应用而设计的网络通信协议，接口芯片使用LAN9C111。本文基于Nios Ⅱ的嵌入式Web服务器能够达到预期的效果，用户可以通过IE浏览器浏览存储在FLASH芯片中的网页，由于CPU本身是以软核的方式实现，其功能可根据需要进行定制，非常灵活。     

基于Xilinx MicroBlaze多核嵌入式系统的设计

MicroBlaze核是嵌入在Xilinx FPGA之中的属于32位RISC Harvard架构软处理器核。针对Xilinx MicroBlaze软处理器的核间互连,实现多处理器核之间的快速通信的目的,采用了PLB和FSL总线混连的方法,利用xps_mail-box和xps_mutex核完成核间的通信与同步,通过在Xilinx EDK平台下,将3个软处理器核嵌入到FPGA Spartan-3E芯片上的试验,开发出了一个运行在FPGA上的基于多处理器的嵌入式可编程片上系统,得出此种多核处理器混连的可行性与实用性,核间通信速度得到提升的结论。     

存储器仿真的设计

在没有内部存储器的微处理器软核的设计过程中,如何正确建立软核与外存储器之间的接口是验证工作的关键之一,文章介绍利用多时钟产生存储器接口控制信号的方法,为建立软核仿真平台提供了一个新的途径。     

基于NIOS II处理器内部总线的UART模块设计

本文对利用FPGA实现嵌入式软核以及Nios II软核系统等进行了简要介绍,对其内部互联Avalon总线开展了详细分析,同时结合工作需求,开展了基于Avalon总线的自定义UART模块设计及IP定制工作,通过实际接口功能测试,结果表明利用Nios II软核系统及自定义UART模块定制IP的方式,可以使得软核系统设计更为紧凑,模块复用更为方便,同时还可避免视图混乱,提高工作效率.     

基于AHB总线的多模式低功耗DES/3DES IP核的实现

设计了一种低功耗低资源的DES／3DES加解密软核,可以兼容ECB,CBC,CFB三种模式,具有AMBA AHB总线接口,可以方便集成在一些低功耗SoC下作为加解密数据协处理模块。该软核在90nm工艺130MHz时钟频率下逻辑综合结果为8835门,通过了FPGA验证,最高吞吐量达到416Mbps,表明其为可重用的软核。     

基于Nios的GDM12864A显示模块控制

随着SOPC技术的发展,电子系统设计越来越倾向于集成化和小型化,LCD在电子系统中的应用也越来越广泛,而LCD等外设的接口设计在SOPC设计中较为困难,针对GDM12864A显示模块提出基于Nios软核处理器的控制方法,通过Nios并行接口直接驱动的方式实现,给出硬件接口电路和软件流程图,并提供程序实例,利用Nios软核处理器实现GDM12864A显示模块控制,可以用一块FPGA芯片实现一个完整的电子系统,对于类似设计有借鉴作用。     

IP软核测试策略及验证方法研究

近年来随着科技的不断进步和发展,集成电路的也在不断发展,呈现出来愈加复杂的趋势,所以芯片的设计也不断的出现了功能的增强、集成程度的提高的发展的趋势。系统芯片SoC成为当下主流的趋势下,IP核也在飞速发展。IP核也就是知识产权IP,分为软核IP、固核IP、硬核IP,其中软核IP以其灵活性高的优点,在复杂的设计中有较强的优势。但是在IP软核的实际应用中,也存在很大的困难和挑战,因此为了能更好的对IP软核进行应用,对IP核进行测试和验证具有重大的意义。文中通过对IP软核的特点进行概述,进而对IP软核的测试和验证方法进行研究,提出方案,以促进IP软核的应用及发展。     

以太网MAC层IP软核设计方法研究

主要论述了在SOC产品开发中如何设计以太网MAC层IP软核.针对目前以太网MAC层IP软核设计的实际情况,分析了三种常用的IP软核设计方法的优缺点,提出了一种改进的U型IP软核设计方法.并运用此方法先对以太网MAC层IP软核进行层次化的自顶而下设计,再对其进行自底而上地实现与集成,最后得到该IP软核整体.经过对该软核的测试与结果分析,验证了其能够实现以太网MAC层协议功能,达到了设计目标.该研究将对今后的以太网MAC层IP软核及相关产品开发具有重要的参考价值.     

基于FPGA的CAN控制器软核的设计与实现

本文参照CAN2.0总线协议设计了一个CAN控制器软核。具体设计采用TOP-DOWN方式,上层采用模块化设计,最底层模块以Verilog语言编写而成。测试了软核在Xilinx公司和Altera公司部分FPGA上的资源利用和性能情况。此外,基于SOPC技术将处理器软核和CAN控制器软核集成在单片FPGA中,构建了一种新型的CAN总线系统,并在该系统中完成了对控制器软核的测试验证。     

FPGA中嵌入式块存储器的IP软核设计

以集成电路的快速发展与广泛应用为契机,针对FPGA开发过程中IP软核可复用的特点,提出一种提升FPGA嵌入式块存储器工作频率的IP软核设计方法。利用软件对不同读写类型和不同输入位宽的数据进行预处理,获取所需的硬件资源开销,并生成相应的硬件描述语言。IP软核设计时,在使用固定硬件资源的情况下,通过优化数据预处理方法,以及改变在综合阶段布局布线的处理结果,提高了工作频率。对设计的IP软核进行测试验证,结果表明,该设计方法生成的IP软核的功能和性能指标均符合设计要求,其工作频率最高可提升25.56%。     

图像融合IP软核设计与实现

设计并实现了一种针对多聚焦图像融合算法的图像融合IP软核。在ISE环境下实现了图像融合IP软核的Verilog语言描述,之后进行了测试与评估。将融合结果与Matlab处理结果进行对比,验证了文中设计IP软核的准确性。该图像融合IP软核设计方法为其他图像融合算法的IP软核设计建立了基础。     

可配置总线接口USB控制器IP核的设计与实现

设计并实现了USB1．1器件IP软核、固核和硬核。详细介绍了USB IP软核的设计和验证技术以及基于0．18μm标准单元的固核与硬核的实现方法。为了提高USB IP的可重用性，引入了总线适配器和可配置总线接口IP核的概念，设计了三种总线适配器。对USB IP核的可配置端点数及基于FPGA的三种总线适配器进行了性能分析和评价。     

Microblaze软核处理器在惯测数据采集中的应用

为达到产品小型化要求，降低开发难度，采用Xilinx公司最新７系列内置Microblaze软核的FPGA芯片以实现数据采集，通过在惯测数据采集上应用的实际项目，详细说明了该类 FPGA芯片的Microblaze软核开发流程，包括应用系统的硬件 架构设计、在最新Vivado开发环境下的软核硬件平台的设计、整体软件的设计等，经过测试和对比，实验的结果充分说明Microblaze软核能够代替同类CPU芯片实现惯测产品的数据采集及处理，并具有其灵活高效的特性，在相近的应用场合中展现出独特的优势。     

基于特定SoC的软核IP快速硬核化及模型提取方法

本文根据SoC设计中对部分软核IP在布局布线上的特殊时序要求，提出一套有别于非独立的、基于特定SoC系统设计的软核IP快速硬核化和模型提取方法，有效地提高了SoC设计的效率和质量。     

LEON2应用于数字机顶盒CPU的FPGA仿真

采用免费软核LEON2作为数字机顶盒的CPU可以降低产品成本.为了使LEON2软核能更快更好地应用于数字机顶盒,选择先在FPGA开发板上建立基于LEON2处理器的一个原型,通过这个原型对硬件性能进行仿真,并且还可以在线修改程序,这样就很容易验证系统的性能,加速软件开发调试流程.经过在FPGA开发板上的仿真,对基于LEON2的系统测试取得了预期的效果.