电子密码锁的FPGA实现

设计的电子密码锁主要由键盘输入模块、密码锁控制模块、译码显示模块等组成。键盘输入模块包括时序产生电路、键盘扫描电路和键盘译码电路;密码锁控制模块包括功能按键的功能设计;译码显示模块包括数据选择电路、BCD至七段显示器译码电路。并设计了顶层原理图,通过EDA软件开发工具Quartus II,进行编译、仿真、适配,并下载到可编程逻辑器件FPGA中,通过实验开发系统GW48-CK进行硬件测试。仿真波形及硬件测试表明了整个设计的正确性与有效性。     

基于逻辑器件的可编程增益放大器设计

本文介绍了可编程增益放大器设计的方法。它主要由控制电路、放大电路、显示电路三大模块组成。该系统性能好、成本低、工作可靠,具有一定的工程应用价值,经测试表明,该设计基本上达到了设计的要求。     

一种线性增益可调的低噪声差分放大电路的设计

设计了一种线性增益可调的低噪声差分放大电路.电路采用单端转差分芯片进行前端处理,应用差分信号的特性,抑制由外界条件的变化带给电路的影响,并充分利用高度集成的低噪声、低失真的ADRF6510实现了对差分信号的放大处理,同时配合ADRF6510自带的前端可编程滤波器,使该电路具有线性增益可调、高精度、低噪声等特点.     

有源电力滤波器全数字控制器

有源电力滤波器(APF)控制器是APF的关键部分,决定了APF的性能指标和补偿效果。提出一种新的多环控制策略和控制器结构,控制器由4个控制环组成,分别实现谐波抑制和无功补偿控制、抑制电网与有源滤波器高频振荡、有源滤波器的直流母线电压控制。设计了一种基于数字信号处理器(DSP)、现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)芯片的全数字控制器,详细阐述了控制器的硬件电路及软件设计。实验结果表明,该装置滤波和无功补偿效果较好,而且这种控制器的实时性和精度比较高。     

FIR滤波器的FPGA实现及其仿真研究

本文提出了一种采用现场可编程门阵列器件FPGA实现FIR字滤波器硬件电路的方案,该方案基于只读存储器ROM查找表的分布式算法。并以一个十六阶低通FIR数字滤波电路在ALTERA公司的CYCLONE系列FPGA芯片上的实现为例说明了设计过程。所设计电路通过软件验证和硬件仿真,结果表明电路工作正确可靠,满足设计要求,性能优于用DSP和传统方法实现的FIR滤波器。     

基于FPGA的VRLA蓄电池测试系统设计

采用FPGA现场可编程器件实现VRLA蓄电池测试系统的复杂数据采集电路、USB数据通信接口、寄存器电路、越限报警电路等关键模块的设计,其中数据采集电路模块用差动式模拟开关电路替代双刀式继电器模拟开关,整体架构利用了FPGA编程灵活、加密性好、设计制造成本低等优点,其固件开发的数据采集电路比常规采集卡稳定性更高,系统运行性能良好。     

基于FPGA的多路信号智能集成测控系统设计

设计了一种基于FPGA的多路信号智能集成测控系统电路,其系统电路采用模块化设计,包括电源模块、多通道模块、信号隔离模块、ADC模块、FPGA主控模块、通信模块和电平转换模块等。所设计的电路将多路信号检测系统和多路信号控制系统集成在一起,解决了一些需要检测和控制联合应用的案例,且设备操作简单,系统应用广泛,尤其适合于汽车信号控制及检测等情形。通过对该电路进行仿真和实际电路的测试,达到了对多路信号智能检测和控制的目的。     

基于FPGA的主从式高速数据采集与传输系统

针对数据采集系统有信号形式多样、实时传输和灵活配置的要求,介绍了一种基于FPGA的数据采集和传输系统,以及系统数字电路的程序设计.该系统以现场可编程逻辑阵列(FPGA)作为数据采集、预处理、组帧和传输的控制核心,通过低速串口接收控制命令,以高速USB接口向控制台发送采集数据帧,设计了数字FIR滤波器滤除采集电路的信号干...     

基于MEMS滤波器芯片的X波段混频通道设计

提出了基于MEMS滤波器芯片进行X波段接收模块小型化设计的方法,构成下变频电路,与本振功分电路、电源控制电路完成放大、滤波和增益控制功能,实现由X波段到L波段中频的小体积、低功耗四路下变频接收通道。利用电路分析与建模仿真,分解各部分电路的技术指标。各部分电路中最关键的是下变频电路,即混频放大链路,其中的射频开关滤波器和中频滤波器对通道整体性能至关重要,因此可以采用MEMS滤波器芯片设计来实现。MEMS滤波器芯片在性能、体积方面具有明显优势,用以实现的单路混频通道结构紧凑、功耗低,满足小型化、模块化和集成化的技术趋势与需求,适合在实际应用中推广。     

超声波传感器深度增益补偿电路设计

为了补偿超声探伤信号在动车组转向架中的传播损耗,利用超声波传感器,根据深度增益补偿的基本原理和微弱信号在不同深度处的衰减规律,设计了基于现场可编程门阵列(FPGA)的数字可控制式的增益放大补偿方法和电路。由XC6SLX16型FPGA的PLL模块产生精确的时钟控制信号,并输出数字量到DA芯片产生补偿电压曲线控制AD8330的放大增益倍数,再使深度补偿增益后的回波模拟信号进入LTC2249芯片内转换成数字信号,以便为下级数字信号再处理使用。实验结果表明:在超声波探伤仪系统的电路输入端加入频率为5 MHz、峰峰值为2 mV的正弦波激励后,通过改变步进值为5 dB的3种不同增益的大小,可以实现不同的放大增益,使衰减得到补偿。     

Digital control technologies for improving the power quality of power supplies

The power supply designs are becoming digital in nature due to its several advantages. It is common to see what would have once been a completely analog design, now incorporate some combination of DSP, microcontroller, and FPGA technologies. The current harmonics are measured in power supply of color television. This paper presents the digital control technologies and simulation techniques that have been developed to greatly reduce the input filter requirements for converters. The input filter’s inductor size and the capacitor size can be reduced while maintaining the same power quality specifications of the power supplies. The paper also deals with VHDL codes and FPGA modules for PWM generator.

     

基于FPGA的SAR预处理器中FIR滤波器的实现

针对合成孔径雷达(SAR)预处理器的技术要求,提出了一种采用现场可编程门阵列器件FPGA并利用窗函数法实现线性FIR数字滤波器硬件电路的设计方案,并以一个16阶低通FIR数字滤波器电路的实现为例说明了利用Xilinx公司的Virtex-E系列芯片的设计过程。对于耗时且占资源的乘累加运算,我们给出了将乘累加运算转化为查表的分布式算法(DA算法)。设计的电路通过软件程序进行了验证和硬件仿真,结果表明电路工作正确可靠,能满足设计要求。     

基于FPGA的ⅡR滤波器整数设计

提出了一种在FPGA中以整数方式实现IIR滤波器的方法，讨论了取整舍入误差对IIR滤波器的稳定性影响．针对df2形式及FPGA迭代运算提出以变量T的传函增益限定输入信号范围的方法，使得IIR滤波器在FPGA中稳定运行；最后给出编程方法。通过实验验证，该方法设计的IIR滤波器收敛，具有广泛的工程应用。     

基于FPGA的SAR预处理器中FIR滤波器的实现

针对合成孔径雷达(SAR)预处理器的技术要求,提出了一种采用现场可编程门阵列器件FPGA并利用窗函数法实现线性FIR数字滤波器硬件电路的设计方案,并以一个16阶低通FIR数字滤波器电路的实现为例说明了利用Xilinx公司的Virtex-E系列芯片的设计过程。对于耗时且占资源的乘累加运算,我们给出了将乘累加运算转化为查表的分布式算法(DA算法)。设计的电路通过软件程序进行了验证和硬件仿真,结果表明电路工作正确可靠,能满足设计要求。     

基于FPGA嵌入式系统的研究与应用

针对FPGA自身用户可编程的特性,分析了FPGA嵌入式系统的优势和应用领域,研究了利用FPGA实现嵌入式系统的基本原理和设计方法,重点探讨了其结构的转换难点.通过具体应用,分析了乘法累加驱动滤波器的实现原理和处理过程,设计了FPGA嵌入式系统的具体实现方式.     

基于DSPBuilder的LMS自适应滤波器设计

介绍了LMS、NLMS自适应滤波器的工作原理,以及现场可编程门阵列(FPGA)在信号处理计算中的重要作用.详细介绍了使用Ahera公司基于Simulink的DSP算法开发工具DSPBuilder设计自适应滤波器的流程与方法.给出了滤波器的设计图和时序仿真结果,设计可以在FPGA中实现.     

向导滤波器的整数FPGA设计结构

对一种单图像向导滤波器的高性能FPGA设计结构进行了分析,发现其中的均值滤波器存在设计缺陷,据此提出了一种向导滤波器的整数FPGA设计结构。通过改变均值滤波器的数据累加顺序,减少了存储资源的使用,同时以整数数据处理方式实现了向导滤波器中方差和变换系数的计算,并且通过参数调整,可以方便地实现不同大小图像的不同尺寸窗口的向导滤波。在Altera公司Cyclone系列FPGA芯片上进行了综合,实验结果表明,向导滤波整数FPGA结构的处理结果与浮点计算四舍五入取整后的结果相比,最大误差不超过1,同时新结构大幅度降低了硬件资源的使用量,有效提升了数据处理速度,使用EP3C40F484C8芯片综合时,能以高达162fps的速度处理1024×1024的图像,能很好地满足各种图像实时处理要求。     

一种基于电力系统保护的模型化数字滤波器的设计

提出了基于FPGA的新型电力载波继电保护系统的滤波器设计方法,充分利用FPGA的优势,设计了一种高性能的IIR滤波器,在FPGA中加以实现.仿真结果表明,所设计的滤波器具有速度快、滤波效果好、修改灵活等优点.     

图像的中值滤波算法及其FPGA实现

图像滤波是图像预处理过程中重要的组成部分,而基于FPGA的滤波算法相对软件算法而言具有高度的并行性,能满足实时图像处理的要求,同时也具有灵活的硬件可编程性;简要说明了中值滤波的原理,介绍并比较了标准中值滤波和多级中值滤波的特点和适用范围;针对滤波算法的邻域性特点,设计了基于FPGA的滤波器整体架构,并设计了标准中值滤波和多级中值滤波两种滤波算法的FPGA实现方案和功能仿真,同时通过实验结果对两种算法的滤波效果进行比较说明。     

罗兰C前端数字带通滤波器设计与实现

分析了罗兰C信号的特征,并根据信号特征决定选用FIR滤波器,利用MATLAB工具设计了满足滤波要求的高阶数字带通滤波器。详细研究了分布式算法的原理和分布式算法在FPGA上实现FIR数字滤波器的方法。最终采用改进的分布式算法在FPGA上实现了127阶FIR数字带通滤波器。利用实际采集的信号进行仿真和现场测试,结果均显示由该方法设计的滤波器性能良好,方法简单易行,相对于传统的乘累加结构不仅能节省硬件资源,而且可以改善数据处理速度,具有一定的推广价值。