过腐蚀自对准离子注入法制备SiGe HBT

用过腐蚀自对准离子注入工艺制备SiGe/Si异质结双极型晶体管,过腐蚀湿法腐蚀的横向钻蚀,为自对准离子注入提供了技术保障.对外基区的离子注入既减小了外基区的串联电阻,又有利于欧姆接触的制备,提高了器件的工艺成品率.     

过腐蚀自对准离子注入法制备SiGe HBT

用过腐蚀自对准离子注入工艺制备SiGe/Si异质结双极型晶体管,过腐蚀湿法腐蚀的横向钻蚀,为自对准离子注入提供了技术保障.对外基区的离子注入既减小了外基区的串联电阻,又有利于欧姆接触的制备,提高了器件的工艺成品率.     

超高频多晶硅发射极晶体管的研究

本文描述了一种实现亚１００ｎｍ基区宽度的晶体管结构。加工工艺类似ＢＳＡ（硼硅玻璃自对准）技术，可实现亚１００ｎｍ的基区结深，还可解决自对准器件在横向和纵向按比例缩小时所遇到的困难。与离子注入工艺相比，这种工艺可轻易地解决诸如高剂量离子注入所产生的下列问题：二次沟道效应对基区结深减小的限制及晶格损伤。晶体管采用了多晶硅发射极，ＲＴＡ（快速热退火）用于形成晶体管的单晶发射区，为提高多晶发射区的杂质浓度     

毫米波掺碳基区AlGaAs/GaAs HBT

<正> 最近Ford微电子公司采用低压MOVPE技术以碳作为基区层掺杂剂制作了具有毫米波性能的HBT。采用重掺杂碳的基区层,既能降低基区电阻,又能维持高发射极注入效率所需的突变的受主分布。HBT所需外延层是用多片低压MOVPE系统生长的,碳掺杂源为四氯化碳,重掺杂基区的载流子浓度高达1×10~(20)cm~(-3),霍耳迁移率为65cm~2/V·s。器件用自对准技术制成,尺寸为1.5μm×8.5μm,所用工艺有:化学台面腐蚀、H_2~+离子注入隔     

高速高精度双极器件工艺

<正> 据报道松下电器产业最近发表了一种高速高精度双极晶体管的制造工艺。该工艺采用选择氧化法使发射区集电区自对准,采用由同一窗口的离子注入来形成有源基区和发射区的所谓[SMASH-1],用多晶硅进行掩埋隔离。最后制造成更高速高精度的     

采用新结构与新工艺降低SiGe HBT基区串联电阻

采用新型调制掺杂量子阱基区结构和掩埋金属自对准工艺方法,在器件的纵向结构和制备手段上同时进行改进,使超薄基区小尺寸SiGeHBT的基区横向电阻和接触电阻分别降低42%和55%以上,有效解决了基区串联电阻的问题。     

离子注入的基区工艺在集成电路大生产中的应用

本文研究了离子注入的基区工艺在集成电路大生产中的应用,对离子注入的基区氧化再扩散、中性气氛再扩散和基区CVD工艺的表面缺陷作了比较和分析。对离子注入的基区工艺,本文给出了理论与实验的工艺参数和工艺条件的关系曲线。 实验表明,基区离子注入工艺具有的工艺稳定性,均匀性,一致性和可控性均比基区 CVD工艺优越,可以有效地防止由于基区工艺参数超规范而引起的成品率下降和整批报废。     

0.5μm高速BiCMOS的工艺研究

报道了一套先进的0.5μm高速双层多晶硅自对准BiCMOS制作工艺.工艺中采用了先进的深槽隔离技术、选择性集电极注入(SIC)技术、使用自对准Si3N4/SiO2复合侧墙作为E-B结的隔离、用低能氟化硼取代硼注入基区形成超薄内基区.通过优化BiCMOS制作工艺,最终制作出了性能优良的高速BiCMOS器件.     

基于多晶外基区及SIC技术的高速NPN管设计

提出了一种先进的双多晶硅非自对准NPN管的器件结构,并实际用于一种高性能NPN管的研制.该器件结构主要通过多晶外基区减小基区电阻和基区结面积,以及使用SIC技术减小集电极电阻的方式,极大地提升了NPN管的特征频率.通过实际工艺流片验证,实现了BVCEO=5.6 V、fT=13.5 GHz的高速NPN管.该器件结构较双多晶自对准器件结构易于加工,可以广泛用于其他高速互补双极器件的研制.     

高截止频率异质结双极晶体管的研制

本文介绍了研制异质结双极晶体管(HBT)的工艺过程。使用MOCVD生长的GaAlAs/GaAs多层结构外延材料,采用离子注入隔离和湿法腐蚀技术,实现基极与发射极台面自对准工艺,研制出截止频率为22GHz的HBT。     

InP/InGaAs SHBT器件自对准结构设计和工艺实现

从InP湿法腐蚀各向异性特性实验出发，利用传统的基极-发射极自对准工艺和改进的基极-发射极工艺制作了两种InP/InGaAs SHBT自对准结构，比较了两种自对准工艺对减小基极与发射极台面间距的效果，为制作高频率特性InP/InGaAs SHBT提供了工艺途径.     

GaAs亚微米自对准工艺技术研究

总结了在５０ｍｍＧａＡｓ圆片上实现自对准介质膜隔离等平面工艺技术的研究，着重描述了离子注入、自对准亚微米难熔栅制备、钝化介质膜生长、干法刻蚀、电阻和电容制备等关键工艺的研究结果。这套工艺的均匀性、重复性好，在５０ｍｍＧａＡｓ圆片上获得了满意的成品率。采用这套工艺已成功地研制出多种性能良好的ＧａＡｓＩＣ和ＧａＡｓ功率ＭＥＳＦＥＴ，证明国家自然科学基金委员会这一重大课题的选择对发展我国ＧａＡｓＩＣ确实具有重大意义。     

短沟道SOI／SDB CMOS器件性能研究

利用硅栅自对准分离子注入工艺制备了ＳＯＩ／ＳＤＢ ＣＭＯＳ器件，讨论了该器件的短沟道效应、“Ｋｉｎｋ”效应以及ＳＯＩ硅膜厚度对ＮＭＯＳ、ＰＭＯＳ管参数的影响。     

用离子注入和掩埋金属自对准技术改善Si/SiGe HBT性能

在器件纵向结构确定后,常规工艺制作的SiGe／SiHBT噪声性能不理想的主要原因是其基极电阻较大,高频性能不理想主要是由于其基极和发射极台面面积较大造成的;为达到改善其高频与低噪声性能的目的,在不改变光刻工艺精度的情况下,采用离子注入和掩埋金属自对准工艺方法完成了器件制作;与传统制作方法相比,前者可减小外基区电阻,后者可以减小电极接触电阻,并能使器件的台面面积做得更小。在此基础上,我们测试了器件的最小噪声系数与最高截止频率,结果表明：用自对准工艺制作的器件的高频噪声与频率性能都显著改善。     

新一代超高速SiGe BiCMOS工艺研究进展

综述了近年来国际上SiGe BiCMOS工艺的最新研究成果和工艺量产情况,具体展现和讨论了不同机构所研发的器件结构、工艺流程及其性能,并且展望了器件及工艺进一步优化的方向。虽然目前传统的双多晶自对准选择性外延基区结构实现了最佳的量产性能,但受限于内外基区连接电阻和选择性外延基区薄膜的不均匀性,其器件性能很难再有进一步提高。非选择性外延基区结构在实验室获得了极高的性能,但其自对准特性较低,这妨碍了其工业量产和更大规模集成。维持HBT器件与更小尺寸基线CMOS的工艺兼容性变得越来越困难。对高性能、工业量产和低成本进行综合,仍然是一项具有较大挑战性的任务。     

改进的EECL电路

在1972年度国际固体电路会议,日本日立中心研究实验室发表的 ECL 电路如图所示。这个电路已获得0.4毫微秒的延时,典型的原始电路门延时低至0.3毫微秒。功耗延时乘积为16微微焦耳。该研究室通过使用自对准腐蚀工艺,显著减小晶体管基区面积,结果获得高迅。     

低导通电压的收集极朝上的Ge／GaAs异质结双极晶体管

低导通电压的收集极朝上的Ｇｅ／ＧａＡｓ异质结双极晶体管日本ＮＴＴ研究所最近报道了一种收集极朝上的Ｇｅ／ＧａＡｓ异质结双极晶体管，这种晶体管能满足高频低功耗工作的要求。通过采用重掺杂Ｂ的Ｇｅ基区和新开发的自对准工艺，降低了基区电阻和寄生参量，其本征基区...     

自对准钨栅GaAs MESFET IC工艺

为了制备耐高温肖特基势垒,已采用RF或DC磁控溅射法在n~+n型GaAs衬底上溅射淀积钨(W)膜。这种膜具有良好的力学及电学性质。膜的可蚀性及肖特基势垒的热稳定性能够满足自对准栅IC的要求。新颖的自对准结构及用W栅制成的自对准离子注入GaAs MESFET初步特性能说明W栅工艺适用于GaAs IC。     

InP/InGaAs SHBT器件自对准结构设计和工艺实现

从InP湿法腐蚀各向异性特性实验出发,利用传统的基极-发射极自对准工艺和改进的基极-发射极工艺制作了两种InP/InGaAs SHBT自对准结构,比较了两种自对准工艺对减小基极与发射极台面间距的效果,为制作高频率特性InP/InGaAs SHBT提供了工艺途径.     

铝栅自对准工艺

铝栅自对准电路具有集成度高和性能价格比高等优点。本文从离子注入与合金(退火)两方面着手,研究铝栅自对准工艺。成功地研制出可与国外样品互换的铝栅自对准电路。